搜索：DL - 虫虫下载站

单片机编程  EasyIsp下载线电路图

如果你用的是老版本下载线，请把程序目录下的EasyIsp.ini文件删除 EasyIsp.ini的默认配置只支持EasyIsp_2.Sch中的电路如果你用的是老版本下载线，请把程序目录下的EasyIsp.ini文件删除

https://www.eeworm.com/dl/502/31455.html

下载: 200

查看: 1067

EasyIsp 下载线电路图

DSP编程  基于DSP的数字音频均衡器设计

文中提出了一种基于ADSP-BF533硬件平台的数字音频均衡器设计,其音频处理算法包括谱分析和均衡算法。经过测试表明,该系统可达到理想的音频均衡效果,用户可对各种音效进行选择和自定义音效。

https://www.eeworm.com/dl/516/31961.html

下载: 105

查看: 1144

DSP 数字音频均衡器

教程资料  可编辑逻辑控制器解决方案

PLC系统由电源、CPU和多个模拟及数字I/O模块组成，可控制、执行和监控复杂的机器变量；PLC设计用于多输入和输出配置，具有扩展的温度范围、卓越的电噪声抑制性能、抗震性和抗冲击能力。

https://www.eeworm.com/dl/fpga/doc/32238.html

下载: 86

查看: 1083

可编辑逻辑控制器方案

教程资料  基于Quartus II免费IP核的双端口RAM设计实例

　　QuartusII中利用免费IP核的设计　　作者：雷达室　　以设计双端口RAM为例说明。　　Step1：打开QuartusII，选择File—New Project Wizard，创建新工程，出现图示对话框，点击Next；

https://www.eeworm.com/dl/fpga/doc/32271.html

下载: 112

查看: 1514

Quartus RAM IP核双端口

教程资料  Analog Solutions for Xilinx FPGAs

Designing withProgrammable Logicin an Analog WorldProgrammable logic devicesrevolutionized digital design over 25years ago, promising designers a blankchip to design literally any functionand program it in the field. PLDs canbe low-logic density devices that usenonvolatile sea-of-gates cells calle ...

https://www.eeworm.com/dl/fpga/doc/32538.html

下载: 137

查看: 1118

Solutions Analog Xilinx FPGAs

教程资料  基于FPGA的运动估计设计

本文采用了技术比较成熟的VHDL语言进行设计，并使用Quartus II软件进行时序仿真。由仿真结果可知，无论是在功能的实现上还是在搜索的准确性、高效性以及FPGA片上资源的利用率上，本设计方案都具有明显的优越性。

https://www.eeworm.com/dl/fpga/doc/32539.html

下载: 38

查看: 1064

FPGA 运动估计

教程资料  Analog Solutions for Altera FPGAs

Designing withProgrammable Logicin an Analog WorldProgrammable logic devices revolutionizeddigital design over 25 years ago,promising designers a blank chip todesign literally any function and programit in the field. PLDs can be low-logicdensity devices that use nonvolatilesea-of-gates cells calle ...

https://www.eeworm.com/dl/fpga/doc/32541.html

下载: 187

查看: 1067

Solutions Analog Altera FPGAs

教程资料  基于FPGA实时电话计费器的设计

实时电话计费系统是企业、事业单位信息管理的一个重要组成部分。介绍了一种用FPGA器件实现电话计费系统的方法，并给出了设计框图和详细设计过程。设计采用Veriiog_HDL硬件语言。

https://www.eeworm.com/dl/fpga/doc/32561.html

下载: 199

查看: 1117

FPGA 电话计费器

教程资料  XAPP122 - Spartan-XL FPGA的Express配置

Express Mode uses an 8-bit wide bus path for fast configuration of Xilinx FPGAs. Thisapplication note provides information on how to perform Express configuration specifically forthe Spartan&trade;-XL family. The Express mode signals and their associated timing are defined.The steps of Express con ...

https://www.eeworm.com/dl/fpga/doc/32588.html

下载: 77

查看: 1141

Spartan-XL Express XAPP FPGA

教程资料  XAPP719 -利用USR_ACCESS寄存器实现PowerPC高速缓存配置

The Virtex&trade;-4 user access register (USR_ACCESS_VIRTEX4) is a 32-bit register thatprovides direct access to bitstream data by the FPGA fabric. It is useful for loadingPowerPC&trade; 405 (PPC405) processor caches and/or other data into the FPGA after the FPGAhas been configured, thus achieving ...

https://www.eeworm.com/dl/fpga/doc/32602.html

下载: 128

查看: 1069

USR_ACCESS PowerPC XAPP 719

搜索结果

按分类筛选