搜索结果
找到约 5,284 项符合
DIP加高加塑公针 的查询结果
VHDL/FPGA/Verilog 测试向量波形产生：VHDL实例---加法器源程序
测试向量波形产生：VHDL实例---加法器源程序
加密解密 目前程序中使用的多种数法的源代码,带加解密例子
目前程序中使用的多种数法的源代码,带加解密例子
人工智能/神经网络 采用特征脸的人脸识别MATLAB程序,加了中文注释
采用特征脸的人脸识别MATLAB程序,加了中文注释
其他 自己上虚拟仪器课程编写的计算器程序,实现简单的加减,剩除.开发环境中没找到相应的填写.环境应该是:labview
自己上虚拟仪器课程编写的计算器程序,实现简单的加减,剩除.开发环境中没找到相应的填写.环境应该是:labview
数据结构 C++中定义常量以及一些语法规则,由于C++中规则较为烦琐,所以代码中也加了一定注释,可以参考一下
C++中定义常量以及一些语法规则,由于C++中规则较为烦琐,所以代码中也加了一定注释,可以参考一下
Linux/Unix编程 给Linux加logo的主题,Theme-AthlonXP
给Linux加logo的主题,Theme-AthlonXP
嵌入式/单片机编程 用2051加热敏电阻做的温度计！有很多不足的地方！请大家修改！
用2051加热敏电阻做的温度计！有很多不足的地方！请大家修改！
文章/文档 Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方
Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序
Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序
Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
VHDL/FPGA/Verilog vhdl 测试向量含测试向量（Test Bench）和波形产生：VHDL实例---相应加法器的测试向量（test bench).txt
vhdl 测试向量含测试向量（Test Bench）和波形产生：VHDL实例---相应加法器的测试向量（test bench).txt
VHDL/FPGA/Verilog 16位高速加法器
16位高速加法器，采用verilog语言编写，已经成功仿真，能够运行