搜索结果
找到约 596 项符合
DDS 8IP 的查询结果
VHDL/FPGA/Verilog 十位累加器,EDA,FPGA,DDS信号发生器的相位累加器,可用.
十位累加器,EDA,FPGA,DDS信号发生器的相位累加器,可用.
单片机开发 采用DDS 技术实现了基于DSP 的模拟调制实验模块。包括系统的硬件和软件设计,模拟调制原理,DSP实现模拟调制的方法,同时采用单象限正弦波形存储器结构对DDS 模块进行了改进,提高调制器的性能。
采用DDS 技术实现了基于DSP 的模拟调制实验模块。包括系统的硬件和软件设计,模拟调制原理,DSP实现模拟调制的方法,同时采用单象限正弦波形存储器结构对DDS 模块进行了改进,提高调制器的性能。
VHDL/FPGA/Verilog dds算法的fpga实现 altera 根据不同设置
dds算法的fpga实现 altera
根据不同设置，输出不同频率的信号源
VHDL/FPGA/Verilog 基于FPGA的频率相位可调DDS信号发生器
基于FPGA的频率相位可调DDS信号发生器
单片机开发 关于FPGA中DDS核参数设置的资料
关于FPGA中DDS核参数设置的资料，英文版的XILINX资料
单片机开发 AD9851驱动！基于51单片机的简易DDS
AD9851驱动！基于51单片机的简易DDS
VHDL/FPGA/Verilog 自己使用VHDL语言编写的24位寄存器.主要用于DDS中
自己使用VHDL语言编写的24位寄存器.主要用于DDS中
单片机开发 自己使用AHDL语言编写的24位累加器.主要使用于DDS
自己使用AHDL语言编写的24位累加器.主要使用于DDS
VHDL/FPGA/Verilog 一个可用的很不错的DDS 频率合成程序
一个可用的很不错的DDS 频率合成程序，用VHDL语言编写
VHDL/FPGA/Verilog 基于FPGA的DDS算法的实现
基于FPGA的DDS算法的实现，已经通过FPGA的后端仿真实现