搜索结果
找到约 596 项符合
DDS 8IP 的查询结果
VHDL/FPGA/Verilog 《DDS原理简介(中文)》DDS即直接数字频率合成器
《DDS原理简介(中文)》DDS即直接数字频率合成器，原理及系统设计实现
嵌入式/单片机编程 51单片机控制DDS的程序
51单片机控制DDS的程序，有调频功能和直接输入功能
软件设计/软件工程 DDS模块 EWB Quartus2编译 电子综合设计试验箱程序
DDS模块 EWB Quartus2编译 电子综合设计试验箱程序
VHDL/FPGA/Verilog 驱动时钟加入了PLL,使得DDS的驱动时钟可变.32位的NCO使得DDS的分辨率可以做到Hz量级
驱动时钟加入了PLL,使得DDS的驱动时钟可变.32位的NCO使得DDS的分辨率可以做到Hz量级
VHDL/FPGA/Verilog FPGA内AM调制工程。内带调制波、载波生成。关键词：FPGA verilog AM DDS
FPGA内AM调制工程。内带调制波、载波生成。关键词：FPGA verilog AM DDS
VHDL/FPGA/Verilog 用FPGA实现DDS的信号发生器（正弦波125kHz）
用FPGA实现DDS的信号发生器（正弦波125kHz）
其他 dds正弦可控发生计全结果 用到matlab
dds正弦可控发生计全结果
用到matlab，dsp，Quartus II 6.0软件
DSP编程 VC33中通过pc输入改变其DDS发生器的频率
VC33中通过pc输入改变其DDS发生器的频率，可以实现单频信号和FSK信号