搜索结果
找到约 38 项符合
Column 的查询结果
按分类筛选
数学计算 The code performs a number (ITERS) of iterations of the Bailey s 6-step FFT alg
The code performs a number (ITERS) of iterations of the
Bailey s 6-step FFT algorithm (following the ideas in the
CMU Task parallel suite).
1.- Generates an input signal vector (dgen) with size
n=n1xn2 stored in row major order
...
其他书籍 QuickSteps books are recipe books for computer users. They answer the question 揌ow do I...??by prov
QuickSteps books are recipe books for computer users. They answer the
question 揌ow do I...??by providing a quick set of steps to accomplish the
most common tasks with a particular program. The sets of steps are the
central focus of the book. Sidebar QuickSteps provide information on how to
do quick ...
并行计算 This control is another extension to the now standard and widely used ListView control. I have inclu
This control is another extension to the now standard and widely used ListView control. I have included some of the more common features: shaded columns, column sorting (with data type), but the real addition is the FILTERBAR features of the header. This implementation eliminates all of the work of ...
单片机编程 红外解码程序
/*
 * _168ZHONGDUAN2.c
 *
 * Created: 2014/11/2 15:12:45
 *  Author: lenovo
 */ 
#include <avr/io.h>
#include <avr/iom168pa.h>
#include <avr/interrupt.h>
#include <util/delay.h>
#include <avr/eeprom.h>
//#include <util/delay_basic.h>
//unsigned char const SEGtabl ...
技术资料 FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件
FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 实验简介在前面的实验中我们练习了 SD 卡读写，VGA 视频显示等例程，本实验将 SD 卡里的 BMP 图片读出，写入到外部存储器，再通过 VGA、LCD 等显示。本实验如果通过液晶屏 ...
技术资料 FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartu
FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input&nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp;clk, input&nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &nbsp; &n ...
技术资料 基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps ...
技术资料 网络是怎样连接的_户根勤
网络是怎样连接的_户根勤---解压密码：666666目录浏览器生成消息 1——探索浏览器内部1.1 生成HTTP 请求消息51.1.1 探索之旅从输入网址开始 51.1.2 浏览器先要解析URL 71.1.3 省略文件名的情况 91.1.4 HTTP 的基本思路 101.1.5 生成HTTP 请求消息 141.1.6 发送请求后会收到响应 201.2 向DNS 服务器查询Web服务器的IP 地址24 ...