搜索：Clock

找到约 475 项符合「Clock」的查询结果

结果 475
热门搜索： STM32 FPGA PCB设计 电路图 51单片机 嵌入式 Arduino MATLAB Verilog Python
相关度 上传时间 下载量 查看数
共 475 条结果
按分类筛选
显示更多分类
https://www.eeworm.com/dl/655/136932.html 微处理器开发

dsp2407的函数库

dsp2407的函数库，c语言编写，有io，adc，clock等
下载 157
·
查看 1083
https://www.eeworm.com/dl/663/314805.html VHDL/FPGA/Verilog

16位cpu设计VHDL源码

16位cpu设计VHDL源码，其中包括alu，clock，memory等部分的设计
下载 151
·
查看 1172
https://www.eeworm.com/dl/925652.html 技术资料

对CS5504系列A D转换器片上门晶振工作及相关应用的介绍

Most A/D converters require a clock source for operation. Some converters, such as theCS5101A, C
下载 4
·
查看 4767
https://www.eeworm.com/dl/960997.html 技术资料

电子时钟VHDL顶层程序

顶层设计VHDL程序 --文件名：clock.vhd。 --功能：时钟的顶层设计。
下载 5
·
查看 3941
https://www.eeworm.com/dl/977890.html 技术资料

1602液晶显示

1602 LCD Show DS1302 Clock.hex1602液晶显示hex文件
下载 7
·
查看 9543
https://www.eeworm.com/dl/fpga/doc/17784.html 教程资料

使用Verilog编写的同步FIFO

使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据，\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。
下载 131
·
查看 1082
https://www.eeworm.com/dl/663/424881.html VHDL/FPGA/Verilog

使用Verilog编写的同步FIFO

使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据， FIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。
下载 163
·
查看 1060
https://www.eeworm.com/dl/851764.html 技术资料

基于STM32的电子时钟设计

基于STM32的电子时钟设计 Design of Electronic Clock based on STM32
下载 10
·
查看 3613
https://www.eeworm.com/dl/906227.html 技术资料

用C166系列微控制器的CPU时钟实现对IIC总线的软件仿真

This is a software emulation of I2C-bus using CPU time of the C166 family to generate the clock and
下载 1
·
查看 7550
https://www.eeworm.com/dl/916324.html 技术资料

循环过滤器配置为MAX3670低抖动PLL频率参考时钟发生器

Abstract: The MAX3670 low-jitter clock generator is a monolithic phase-locked loop (PLL) that uses a
下载 4
·
查看 8312