搜索结果
找到约 111 项符合
COUNTer-Strike 的查询结果
汇编语言 1、整个程序共三个文件（数据库、WEB页面、页面调用) 2、调用后显示：总IP量、今日访问量、今日IP量、昨日IP量、最高IP量、平均IP量、共统计天数 3、打开Counter.asp就可以任意调整显
1、整个程序共三个文件（数据库、WEB页面、页面调用) 2、调用后显示：总IP量、今日访问量、今日IP量、昨日IP量、最高IP量、平均IP量、共统计天数 3、打开Counter.asp就可以任意调整显示需要的数据 4、可以随意查询某天的访问量
单片机开发 avr encoder counter source code project. read out encoder and send to UART. implemented on ATMega1
avr encoder counter source code project.
read out encoder and send to UART.
implemented on ATMega16
人工智能/神经网络 CPN能提供强大的分类功能.介绍CPN(Counter Propagation Networks)神经网络的结构、训练及计算的基础上,详细讨论了CPN在离散事件动态系统(DEDS)仿真、仿真优化等方面
CPN能提供强大的分类功能.介绍CPN(Counter Propagation Networks)神经网络的结构、训练及计算的基础上,详细讨论了CPN在离散事件动态系统(DEDS)仿真、仿真优化等方面的应用。
VHDL/FPGA/Verilog VHDL examples for counter design, use QuickLogic eclips
VHDL examples for counter design, use QuickLogic eclips
VHDL/FPGA/Verilog 利用LMP的20bit counter,比自带的cout进位要快的多。已经同错综合和时序仿真。
利用LMP的20bit counter,比自带的cout进位要快的多。已经同错综合和时序仿真。
VHDL/FPGA/Verilog 利用VHDL编写的counter程序
利用VHDL编写的counter程序，基于FLIP-FLOP
VHDL/FPGA/Verilog With realize based on the FPGA programmable timer counter 8253 designs
With realize based on the FPGA programmable timer counter 8253 designs
VHDL/FPGA/Verilog a simple implementation of a frequency meter with the BCD-counter and the 7-segment LED display
a simple implementation of a frequency meter with
the BCD-counter and the 7-segment LED display
VHDL/FPGA/Verilog JC2_VHD is a bi-directional 4-bit Johnson counter with stop control
JC2_VHD is a bi-directional 4-bit Johnson counter with stop control
汇编语言 example for F-counter soft with PIC16F84A
example for F-counter soft with PIC16F84A