提供《Johnson counter with verilog》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 38 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
jc2_top.ucf
613 B
包内组件
2
FILE
jc2_test.vhd
6.5 KB
包内组件
3
FILE
jc2_vhd.ise
4.6 KB
包内组件
4
FILE
readme
2.1 KB
包内组件
5
FILE
jc2_top.vhd
1.6 KB
包内组件