搜索结果
找到约 18,522 项符合
8位机 的查询结果
按分类筛选
- 全部分类
- VIP专区 (59)
- 单片机编程 (50)
- 技术资料 (29)
- 单片机开发 (21)
- 学术论文 (10)
- VHDL/FPGA/Verilog (8)
- 其他 (7)
- 嵌入式/单片机编程 (4)
- 其他 (3)
- 手册 (3)
- 开发板开源 (2)
- 测试测量 (2)
- 其他嵌入式/单片机内容 (2)
- 微处理器开发 (2)
- 汇编语言 (2)
- 文章/文档 (2)
- 技术书籍 (1)
- 设计相关 (1)
- 开发工具 (1)
- autocad教程 (1)
- 嵌入式综合 (1)
- 可编程逻辑 (1)
- 接口技术 (1)
- 技术管理 (1)
- 文件格式 (1)
- 通讯/手机编程 (1)
- J2ME (1)
- 串口编程 (1)
- uCOS (1)
- 软件设计/软件工程 (1)
- 其他书籍 (1)
- 源码 (1)
- 笔记 (1)
嵌入式/单片机编程 此源码包为intel J3系列NorFlash的驱动程序,支持8位,16位总线宽度
此源码包为intel J3系列NorFlash的驱动程序,支持8位,16位总线宽度
其他 W78E516B 概述 W78E516B 是具有带ISP 功能的Flash EPROM 的低功耗8 位微控制器；
W78E516B 概述 W78E516B 是具有带ISP 功能的Flash EPROM 的低功耗8 位微控制器；
VHDL/FPGA/Verilog 8位加法器VHDL源程序
8位加法器VHDL源程序，实验题能够在EDA开发系统中运行
VHDL/FPGA/Verilog 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。
采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下：
1.系统主时钟为100 MHz。
2.数据为16位-数据线上连续2次00FF后数据传输开始。
3.系统内部总线宽度为8位。
4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满数据后停止数据采集并且相应通道的状态位产生报警信号。
5.数据分为8 ...
汇编语言 熟悉A/D转换 软件思路：选择RAO做为模拟输入通道； 连续转换4次再求平均值做为转换结果 最后结构只取低8位 结果送数码管的低3位显示
熟悉A/D转换
软件思路：选择RAO做为模拟输入通道；
连续转换4次再求平均值做为转换结果
最后结构只取低8位
结果送数码管的低3位显示
VHDL/FPGA/Verilog verilog RISC8 cpu CORE 8位RISC CPU 内核源码（VERILOG 版）
verilog
RISC8 cpu CORE
8位RISC CPU 内核源码（VERILOG 版）
VHDL/FPGA/Verilog 此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7
此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块.
Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7128SLC84-10芯片中通过.
文件中有详细的注解.
此模块具有对于PS/2时钟和数据线的滤波功能,这样减少外部干扰，保证通信的可靠性！ ...
汇编语言 最高8位带符号的加法器的核心代码在masm上调试通过。
最高8位带符号的加法器的核心代码在masm上调试通过。
嵌入式/单片机编程 74HC573 具有输出缓冲作用的8位锁存器
74HC573 具有输出缓冲作用的8位锁存器
书籍源码 夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试） modelsim工程文件
夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试）
modelsim工程文件，包括书中所测试的三个程序和相关数据，绝对可用~所有信号名均遵从原书。在论坛中没有找到testbench的，只有一个mcu的代码，但很多和书中的是不一样的，自己改了下下~`````大家多多支持啊~`我觉得书中也还是有些不尽如人意的地方，如clk_gen.v中clk2,clk ...