搜索结果
找到约 12,890 项符合
8位微处理器 的查询结果
按分类筛选
汇编语言 用1位半减器构成一位全减器
用1位半减器构成一位全减器，之后再构成8位全减器。有三个组件：h_suber，一位半减器，f_suber，一位全减器，f_suber8，8位全减器。
软件设计/软件工程 NEC的仿真说明可以很好与NEC的16位机
NEC的仿真说明可以很好与NEC的16位机，8位机，32位机的连接方式仿真
VHDL/FPGA/Verilog EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位
EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器
--- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。
UART 接收器
--- 串行数据帧和接收时钟是异步的，发送来的数据由逻 ...
其他书籍 本论文研究的主要内容是设计基于CC2420的Zigbee无线传感器硬件节点,通过对Zigbee协议的理解与分析设计并完成一个通信节点。本文中选择的射频芯片CC2420
本论文研究的主要内容是设计基于CC2420的Zigbee无线传感器硬件节点,通过对Zigbee协议的理解与分析设计并完成一个通信节点。本文中选择的射频芯片CC2420，是挪威Chipcon公司推出的一款符合IEEE 802.15.4标准的收发芯片，只需很少的外围元件就可以与单片机构成一个无线通信系统 微处理器是ATMEL公司生产的RISC结构的8位单片机 ...
VHDL/FPGA/Verilog 移位乘法器的输入为两个4位操作数a和b
移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1.
乘法算法采用原码移位乘法，即对两个操作数进行逐位的移位相加，迭代4次后输出结果。具体算法：
1. 被乘数和乘数的高位补0，扩展成8位。
2. 乘法依次向右移位，并检查其最低 ...
单片机开发 spi 翻译资料 7.2 SPI总线 SD卡信道由指令和数据位（起始位和结束位）组成
spi 翻译资料 7.2 SPI总线
SD卡信道由指令和数据位（起始位和结束位）组成，SPI信道由字节定向。
每一个指令或数据块由8位的字节和CS标志构成。类似SD卡协议, SPI通讯由
指令、响应和数据组成。全部的主机与SD卡之间的通信由主机控制。主机执行
每一跟CS标志为低的总线 ...
单片机开发 1. 本程序使用一个定时器和任意 2 个 I/O 口模拟一个串行口。 2. 1位起始位
1. 本程序使用一个定时器和任意 2 个 I/O 口模拟一个串行口。
2. 1位起始位，8位数据位，1位停止位。发数据位时先发低位。
3. 支持半双工通讯。收、发波特率相同。
4. 应把定时器中断优先级设置为最高级。
5. 本程序每接收一个字节后就把它放到一个队列缓冲区中(也可使用环行缓冲区),
待缓冲区满后，将缓冲区中的内容 ...
单片机开发 SPCE061A是台湾凌阳公司生产的一种新型的十六位单片机
SPCE061A是台湾凌阳公司生产的一种新型的十六位单片机，该款单片机资源丰富，具有极高的性价比。它具有较高运算速度；16位×16位的乘法运算指令；具有DSP功能的内积运算指令；具有音频处理功能。可以说SPCE061A是8位机价格，16位单片机性能。 本程序使用SPCE061A的SIO实现数码录音及播放 ...
VHDL/FPGA/Verilog 用vhdl语句描述4位等值比较器
用vhdl语句描述4位等值比较器，4选1多路选择器，8位奇偶校验电路功能
系统设计方案 μC/OS-Ⅱ是一个完整的
μC/OS-Ⅱ是一个完整的，可移植、固化和裁剪的实时多任务内核，是用ANSI的C语言编写的，包含一小部分汇编语言代码，使之可供不同架构的微处理器使用。51单片机是一款内含中断系统、定时器等能够满足运行μC/OS-Ⅱ条件的8位单片机。 ...