搜索结果
找到约 297 项符合
59 的查询结果
按分类筛选
- 全部分类
- 技术资料 (106)
- VIP专区 (78)
- 单片机编程 (18)
- 单片机开发 (18)
- 其他 (8)
- 汇编语言 (6)
- 书籍源码 (4)
- VHDL/FPGA/Verilog (4)
- 电源技术 (3)
- VC书籍 (3)
- Linux/uClinux/Unix编程 (2)
- 技术书籍 (2)
- 其他书籍 (2)
- 教程资料 (2)
- 可编程逻辑 (2)
- 嵌入式/单片机编程 (2)
- 系统设计方案 (2)
- 源码 (1)
- 书籍 (1)
- 笔记 (1)
- 习题答案 (1)
- 电子书籍 (1)
- PCB相关 (1)
- C/C++语言编程 (1)
- 行业应用文档 (1)
- 接口技术 (1)
- 数值算法/人工智能 (1)
- 数据库系统 (1)
- 其他文档 (1)
- 测试测量 (1)
- 开发工具 (1)
- 实用工具 (1)
- 嵌入式综合 (1)
- 模拟电子 (1)
- 电子书籍 (1)
- 教程资料 (1)
- 教育系统应用 (1)
- 手机短信编程 (1)
- Modem编程 (1)
- 编译器/解释器 (1)
- SCSI/ASPI (1)
- Java编程 (1)
- 嵌入式Linux (1)
- 数据结构 (1)
- FlashMX/Flex源码 (1)
- matlab例程 (1)
- Delphi控件源码 (1)
- 中间件编程 (1)
- 软件设计/软件工程 (1)
- SQL Server (1)
- 精品软件 (1)
单片机开发 * This a software code module for a time-of-day clock object. * The clock may be fixed 12-hour, fi
* This a software code module for a time-of-day clock object.
* The clock may be fixed 12-hour, fixed 24-hour, or dynamically
* configurable between these two types. Clock data can be accessed
* as a binary number representing the number of minutes since midnight
* or a BCD number formatted acco ...
嵌入式Linux Embest S3C44B0X Evaluation Board RTC Test Example RTC Check(Y/N)? y Set Default Time at 2004
Embest S3C44B0X Evaluation Board
RTC Test Example
RTC Check(Y/N)? y
Set Default Time at 2004-12-31 FRI 23:59:59
Set Alarm Time at 2005-01-01 00:00:01
... RTC Alarm Interrupt O.K. ...
Current Time is 2005-01-01 SAT
00:00:01
RTC Working now. To set date(Y/N)? y
Current date is (2005,01,01, ...
技术资料 用verilog语言编写UART串口 并附有测试文件
用verilog语言编写UART串口，并附有测试文件
书籍源码 程序员面试宝典第2版
程序员面试宝典第2版，编写一个函数，要求输入年、月、日、时、分、秒，输出该时刻的下一秒。如果输入2007年12月31日23时59秒，则输出1008年1月1日0时0分0秒
技术资料 此课件是基于FPGA的加密芯片设计实例
此课件是基于FPGA的加密芯片设计实例
技术资料 爆发·大数据时代预见未来的新思维
爆发·大数据时代预见未来的新思维
技术资料 IR2104S MOS管电机驱动板ad原理图+PCB+封装库文件
IR2104S MOS管电机驱动板ad原理图+PCB+封装库文件,ad 设计的工程文件，包括原理图及PCB印制板图，可以用Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。
技术资料 电子书-嵌入式实时系统的DSP软件开发技术（美）
电子书-嵌入式实时系统的DSP软件开发技术（美）
技术资料 基于小波神经网络组合模型的高填方路基沉降预测
·摘 要:利用小波变换良好的时频局域化性质和神经网络的自学习功能,结合S型成长曲线模型,建立了基于小波神经网络的高速公路高填方路基沉降预测模型,该模型的应用避免了计算过程中各种人为因素的影响.通过对汝（城）郴（州）高速公路K59＋375~K59＋445高路堤沉降现场监测数据的学习、预测与检验,并与S型成长曲线模型和BP神 ...
技术资料 VERILOG 代码 包括UART_baudrate UART_rx UART_tx 三个逻辑模块
VERILOG串口 代码，包括UART_baudrate UART_rx UART_tx 三个逻辑模块QUARTUS 18.0工程源码，