搜索结果

找到约 2,101 项符合 50 的查询结果

按分类筛选

显示更多分类

技术资料 中兴Cadence内部培训教程

  本篇Cadence使用手册是一本基于Allegro SPB V15.2版本的Cadence软件的基础使用手册,包括原理图设计、PCB设计、高速仿真、约束管理器、自动布线五个方面的内容,是一个入门级的教材。  通过这本手册旨在让新进员工能掌握Cadence的基本使用方法,能独立进行原理图及PCB的设计,了解自动布线、约束管理器的 ...
https://www.eeworm.com/dl/841913.html
下载: 3
查看: 9944

VHDL/FPGA/Verilog 用VerilogHDL编写的

用VerilogHDL编写的,一个占空比为50%的6分频电路
https://www.eeworm.com/dl/663/177778.html
下载: 124
查看: 1049

笔记 333教育综合笔记

333教育综合笔记,教育学50重点题,333教育综合考研资料
https://www.eeworm.com/dl/516856.html
下载: 2
查看: 109

电路图 4115低压驱动

4115低压驱动,led低压横流,6-50V输入,高达3A电流输出
https://www.eeworm.com/dl/517012.html
下载: 2
查看: 71

技术资料 OPA660 OPA2662运算放大器用作线驱动器的介绍

Coax cables with a typical impedance of 50W or 75W areused in many applications to ensure signal
https://www.eeworm.com/dl/912570.html
下载: 7
查看: 3719

技术资料 上传一个点灯源码

每隔50MS依次点亮八个LED灯,程序,流程图都有
https://www.eeworm.com/dl/975062.html
下载: 3
查看: 8079

单片机开发 舵机调试程序舵机控制信号管脚,为P0.7管脚 系统时钟为24500KHZ/8=3062.5KHZ周期为20ms

舵机调试程序舵机控制信号管脚,为P0.7管脚 系统时钟为24500KHZ/8=3062.5KHZ周期为20ms,则频率为50HZ,则tmph+tmpl=61250可以保证产生50HZ PWM
https://www.eeworm.com/dl/648/354212.html
下载: 53
查看: 1213

技术资料 CPLD_FENPIN

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计,包括偶数分频、非 50%占空比和 50%占空比的奇数分频、半整数(N+0.5)分频、小数分频、分数分频以及积分分频。
https://www.eeworm.com/dl/974157.html
下载: 4
查看: 7611

书籍源码 asp教程入门篇

asp教程入门篇,ASP.NET经典范例50讲,第一讲
https://www.eeworm.com/dl/532/207047.html
下载: 183
查看: 1061

书籍源码 asp.net_Lesson3

asp.net_Lesson3,ASP.NET经典范例50讲,第3集来了
https://www.eeworm.com/dl/532/207050.html
下载: 129
查看: 1036