搜索结果

找到约 168,729 项符合 5.12 的查询结果

按分类筛选

显示更多分类

Jsp/Servlet JSP+Struts实现的用户登录系统 数据库:mysql数据库; 技术平台:Tomcat 5.0服务器; 开发工具:Eclipse+Lomboz、EditPlus开发工具; 操作系统:Win

JSP+Struts实现的用户登录系统 数据库:mysql数据库; 技术平台:Tomcat 5.0服务器; 开发工具:Eclipse+Lomboz、EditPlus开发工具; 操作系统:Windows XP Professional操作系统。
https://www.eeworm.com/dl/696/318402.html
下载: 26
查看: 1127

Jsp/Servlet JSP自定义标签的实例 技术平台:Tomcat 5.0服务器; 开发工具:Eclipse+Lomboz、EditPlus开发工具; 操作系统:Windows XP Professional操作系

JSP自定义标签的实例 技术平台:Tomcat 5.0服务器; 开发工具:Eclipse+Lomboz、EditPlus开发工具; 操作系统:Windows XP Professional操作系统。
https://www.eeworm.com/dl/696/318407.html
下载: 99
查看: 1083

汇编语言 这是从网上下载下来的一个计算程序

这是从网上下载下来的一个计算程序,能实现加、减、乘、除的计算。该程序接受 的是16进制数。 执行时,需在文件名后直接跟上计算表达式,如在命令提示符下执行结果如下: c:\masm>js 3+2 5 c:\masm>js 6*7 2A c:\masm>js 10-4 c c:\masm>js 12/3 6 注:本程序在dos中或windows98中运行。  ...
https://www.eeworm.com/dl/644/318436.html
下载: 26
查看: 1072

VHDL/FPGA/Verilog 8.12 MASK调制VHDL程序及仿真,完增的、、用hdl完成了mask的编译和仿真

8.12 MASK调制VHDL程序及仿真,完增的、、用hdl完成了mask的编译和仿真
https://www.eeworm.com/dl/663/318727.html
下载: 166
查看: 1049

VHDL/FPGA/Verilog 基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角

基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代表角)显示以投入的总钱数,最大9.90元,如果大于该数值,新投入的硬币会退出,选择 ...
https://www.eeworm.com/dl/663/319357.html
下载: 65
查看: 1175

VHDL/FPGA/Verilog 8*8乘法器及其测试:采用booth编码的乘法器:1. ultipler_quick_add_4 即4位的并行全加器

8*8乘法器及其测试:采用booth编码的乘法器:1. ultipler_quick_add_4 即4位的并行全加器,在这里主要起了两个作用:第一个是在求部分积单元时,当编码为3x时用来输出部分积;另外一个是在将部分积加起来时,求3到6位时所用到。 2. ultiplier_quick_add_5 即5位的并行全加器,这里用来分别计算积的7到11位和12到16位。 3 ...
https://www.eeworm.com/dl/663/319376.html
下载: 82
查看: 1097

matlab例程 支持向量机Matlab工具箱1.0 该工具箱包括了二种分类,二种回归,以及一种一类支持向量机算法 工具箱中所有程序均在Matlab6.5环境中调试通过

支持向量机Matlab工具箱1.0 该工具箱包括了二种分类,二种回归,以及一种一类支持向量机算法 工具箱中所有程序均在Matlab6.5环境中调试通过
https://www.eeworm.com/dl/665/319383.html
下载: 59
查看: 1055

数学计算 完整的生存分析Fortran语言源代码。有5个大的功能模块。

完整的生存分析Fortran语言源代码。有5个大的功能模块。
https://www.eeworm.com/dl/641/319502.html
下载: 139
查看: 1091

VHDL/FPGA/Verilog 基于北京革新公司出品的EDA实验工具箱的键盘扫描与同步显示程序。编译环境为quartusll.5.1版本。fpga芯片为EP18CQ240C6

基于北京革新公司出品的EDA实验工具箱的键盘扫描与同步显示程序。编译环境为quartusll.5.1版本。fpga芯片为EP18CQ240C6
https://www.eeworm.com/dl/663/319960.html
下载: 130
查看: 1061

VHDL/FPGA/Verilog 基于北京革新公司出品的EDA实验工具箱的数模转换程序。该程序将输入的5V信号从01至FF量化并通过2位数码管进行显示。量化精度为0.1v。编译环境为quartusll.5.1版本。fpga芯片为EP1

基于北京革新公司出品的EDA实验工具箱的数模转换程序。该程序将输入的5V信号从01至FF量化并通过2位数码管进行显示。量化精度为0.1v。编译环境为quartusll.5.1版本。fpga芯片为EP18CQ240C6
https://www.eeworm.com/dl/663/319967.html
下载: 25
查看: 1071