搜索结果
找到约 28,700 项符合
4路抢答器 的查询结果
VHDL/FPGA/Verilog 一个比较简单的2选1多路选择器
一个比较简单的2选1多路选择器，初学者可以借以熟悉软件
单片机开发 51单片机实现抢答器
51单片机实现抢答器，已经在89ST52为微处理器的开发板上运行通过了
VHDL/FPGA/Verilog 用verilog编写的抢答器
用verilog编写的抢答器，当主持人宣布“开始比赛”，系统初始化，选手进入“抢答状态”。当某一选手首先按下抢答开关时，相应的指示灯亮，此时抢答器不再接受其他输入信号。电路具有累计分控制（分别用４个４位选手的积分——十六进制数），由主持人控制“加分”。“加分”加分完毕，开始下一轮抢答。电路还可以设有回答问 ...
VHDL/FPGA/Verilog 基于VHDL的数字竞赛抢答器的设计及其仿真
基于VHDL的数字竞赛抢答器的设计及其仿真
通讯编程文档 采用FPGA 实现π/ 4 DQPSK调制器-- 北 方 交 通 大 学 学 报
采用FPGA 实现π/ 4 DQPSK调制器--
北 方 交 通 大 学 学 报
VHDL/FPGA/Verilog FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。
FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。
VHDL/FPGA/Verilog FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。
FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。
VHDL/FPGA/Verilog 这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器
这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器
单片机开发 51单片机写的抢答器,注释很详细,适全初学单片机的人.
51单片机写的抢答器,注释很详细,适全初学单片机的人.
单片机开发 单片机智能抢答器设计论文
单片机智能抢答器设计论文，以及设计硬件图和附录