搜索结果

找到约 56,449 项符合 4位布斯乘法器模块及测试模块的查询结果

文章/文档  用VHDL设计一个4位二进制并行半加器

用VHDL设计一个4位二进制并行半加器，要求将被加数、加数和加法运算和用动态扫描的方式共阴数码管一同时显示出

https://www.eeworm.com/dl/652/208563.html

下载: 168

查看: 1297

Java编程  《jsp通用模块及典型系统开发实例导航》光盘源代码无需解压密码

《jsp通用模块及典型系统开发实例导航》光盘源代码无需解压密码

https://www.eeworm.com/dl/633/210242.html

下载: 192

查看: 1049

VHDL/FPGA/Verilog 本源码是高速并行乘法器的设计源码

本源码是高速并行乘法器的设计源码，开发软件为MAX+PLUS.输入为两个带符号的二进制数

https://www.eeworm.com/dl/663/210917.html

下载: 33

查看: 1239

书籍源码  4位led显示

4位led显示

https://www.eeworm.com/dl/532/211596.html

下载: 131

查看: 1040

编译器/解释器  4位七段显示、3x3键扫实验希望能有用

4位七段显示、3x3键扫实验希望能有用，已经测试过的

https://www.eeworm.com/dl/628/211713.html

下载: 55

查看: 1073

单片机开发  设计十进制定点加减法计算器。要求能(不同时)显示6位输入和7位输出 (保留4位小数)

设计十进制定点加减法计算器。要求能(不同时)显示6位输入和7位输出 (保留4位小数)

https://www.eeworm.com/dl/648/213062.html

下载: 63

查看: 1055

嵌入式/单片机编程  利用软件编写的I2C传输界面程序,适用于现有4位机等汇编语言中!

利用软件编写的I2C传输界面程序,适用于现有4位机等汇编语言中!

https://www.eeworm.com/dl/647/213640.html

下载: 43

查看: 1029

人物传记/成功经验  ~ ~ ~32*32的乘法器

~~~ ~~~ ~32*32的乘法器

https://www.eeworm.com/dl/695/214712.html

下载: 66

查看: 1017

VHDL/FPGA/Verilog 一个有效位为4位的十进制的数字频率计,VHDL语言编写

一个有效位为4位的十进制的数字频率计,VHDL语言编写，已在硬件实验箱上实验通过。

https://www.eeworm.com/dl/663/214737.html

下载: 141

查看: 1106

Java编程  取随机产生的认证码(4位数字) 在内存中创建图象获取图形上下文设定背景色随机产生88个干扰点图象生效输出图象到页面

取随机产生的认证码(4位数字) 在内存中创建图象获取图形上下文设定背景色随机产生88个干扰点图象生效输出图象到页面

https://www.eeworm.com/dl/633/215268.html

下载: 72

查看: 1053