搜索结果

找到约 56,449 项符合 4位布斯乘法器模块及测试模块 的查询结果

VHDL/FPGA/Verilog 8位加法树乘法器,实现两个8位二进制数相乘

8位加法树乘法器,实现两个8位二进制数相乘,采用verilog hdl
https://www.eeworm.com/dl/663/380802.html
下载: 27
查看: 1376

VHDL/FPGA/Verilog 8位乘8位的流水线乘法器

8位乘8位的流水线乘法器,采用Verilog hdl编写
https://www.eeworm.com/dl/663/380805.html
下载: 77
查看: 1031

VHDL/FPGA/Verilog 浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件

浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件
https://www.eeworm.com/dl/663/282511.html
下载: 97
查看: 1070

单片机开发 89c51电子钟,运用12C887时钟模块及7219LED模块制作而成

89c51电子钟,运用12C887时钟模块及7219LED模块制作而成
https://www.eeworm.com/dl/648/305640.html
下载: 164
查看: 1055

matlab例程 内含两个程序:1.平移变换平移法(cycle_spinning)消除gibbs(吉布斯)效应 2.MATLAB中测试程序运行时间的函数.m

内含两个程序:1.平移变换平移法(cycle_spinning)消除gibbs(吉布斯)效应 2.MATLAB中测试程序运行时间的函数.m
https://www.eeworm.com/dl/665/330842.html
下载: 96
查看: 1139

加密解密 一个关于DES算法的verilog语言实现,包括了各个实现模块以及测试模块

一个关于DES算法的verilog语言实现,包括了各个实现模块以及测试模块
https://www.eeworm.com/dl/519/160031.html
下载: 95
查看: 1108

VHDL/FPGA/Verilog verilog实现16*16位乘法器

verilog实现16*16位乘法器,带测试文件
https://www.eeworm.com/dl/663/186541.html
下载: 118
查看: 1136

单片机开发 PROTEUS仿真用单片机系统板 系统资源丰富: ★ 内置RAM 32KB模块 ★ 内置8位动态数码显示模块 ★ 内置8X8点阵显示模块 ★ 4位静态数码显示模块 ★ 4位级联的74LS1

PROTEUS仿真用单片机系统板 系统资源丰富: ★ 内置RAM 32KB模块 ★ 内置8位动态数码显示模块 ★ 内置8X8点阵显示模块 ★ 4位静态数码显示模块 ★ 4位级联的74LS164串并转换模块 ★ 内置8通道8位A/D转换 ★ 内置8位D/A转换 ★ 内置2路SPI和I2C总线接口 ★ 内置4路1-Wire总线接口 ★ 内置4X4矩阵式键盘 ★ 内置 ...
https://www.eeworm.com/dl/648/300781.html
下载: 62
查看: 1086

汇编语言 液晶时钟,实现串口调时 以定时中断方式实现实现1秒的定时 以串行接受中断方式接受从PC机发送来的时 钟停止信号并向PC方发送当前的时钟数据 *使用模块: 定时模块、串行通信模块及LCD模

液晶时钟,实现串口调时 以定时中断方式实现实现1秒的定时 以串行接受中断方式接受从PC机发送来的时 钟停止信号并向PC方发送当前的时钟数据 *使用模块: 定时模块、串行通信模块及LCD模块
https://www.eeworm.com/dl/644/269803.html
下载: 137
查看: 1076

单片机开发 LCM046

LCM046,4位8段液晶显示器驱动及测试程序
https://www.eeworm.com/dl/648/336390.html
下载: 53
查看: 1010