搜索结果
找到约 19,374 项符合
4位乘法器 的查询结果
按分类筛选
汇编语言 数字电压表 AD芯片： 采用8位串行A/D转换器ADC0832。 ● 8位分辨率
数字电压表
AD芯片：
采用8位串行A/D转换器ADC0832。
● 8位分辨率，逐次逼近型，基准电压为 5V
● 5V单电源供电
● 输入模拟信号电压范围为 0～5V
● 有两个可供选择的模拟输入通道
显示：
使用P0口的数码管显示转换值。
显示范围：
0.00 － 5.10 （单位：V）
连接方式：
AD_CLK → P1.0
AD_DAT → P1.1
AD_CS → ...
单片机开发 选择RAO做为模拟输入通道； 连续转换4次再求平均值做为转换结果 最后结构只取低8位 结果送数码管的低3位显示 硬件要求：拨码开关S14第2位置ON
选择RAO做为模拟输入通道；
连续转换4次再求平均值做为转换结果
最后结构只取低8位
结果送数码管的低3位显示
硬件要求：拨码开关S14第2位置ON，第1位置OFF
拨码开关S6全部置ON，S5第4-6位置ON，第1-3位置OFF
为不影响结果，其他拨码开关置OFF。 ...
数值算法/人工智能 使用动态规划解决数乘问题 给定一个m位数字和乘号数量n,n<m,求怎样将乘号插入数中
使用动态规划解决数乘问题
给定一个m位数字和乘号数量n,n<m,求怎样将乘号插入数中，使得积最大
VHDL/FPGA/Verilog 用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器
用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器
VHDL/FPGA/Verilog 用VHADL和Verilog HDL实现带进位的8位加减法器。
用VHADL和Verilog HDL实现带进位的8位加减法器。
单片机开发 程序说明:浮点数变为压缩BCD码,保存在以数组中 第1字节的位7:0正,1负.位6:0(位5--0代表小数点前的位数),1(位5--0代表小数 点后0的位数) 2--4字节为压缩BCD码,有
程序说明:浮点数变为压缩BCD码,保存在以数组中
第1字节的位7:0正,1负.位6:0(位5--0代表小数点前的位数),1(位5--0代表小数
点后0的位数)
2--4字节为压缩BCD码,有效位为7位,3个半字节，最后半个字节请使用者自行放
弃
程序占用资源PSW,A,B,DPTR,R0--R7,SP深度6,RAM 5个放数据
keil 兼容,调用KEIL 的FPMUL子程序。
程序作 ...
汇编语言 最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述
最高优先级编码器 8位相等比较器
三人表决器（三种不同的描述方式） 加法器描述
软件设计/软件工程 题目：电子时钟的设计 一、实验目的： 1． 掌握多位计数器相连的设计方法。 2． 掌握十进制、六十进制、二十四进制计数器的设计方法。 3． 继续巩固多位数码管的驱动及编码。 4． 掌握扬声器
题目：电子时钟的设计
一、实验目的：
1． 掌握多位计数器相连的设计方法。
2． 掌握十进制、六十进制、二十四进制计数器的设计方法。
3． 继续巩固多位数码管的驱动及编码。
4． 掌握扬声器的驱动
5． 掌握EPLD技术的层次化设计方法
二、实验要求：
1．用时、分、秒计数显示功能，以24小时循环计时。
2．具用清零，调节小 ...
VHDL/FPGA/Verilog 1、 掌握VHDL的结构以及实例的编程； 2、 学会使用QuartusⅡ平台的开化； 3、 设计一个2位BCD码加法器。
1、 掌握VHDL的结构以及实例的编程；
2、 学会使用QuartusⅡ平台的开化；
3、 设计一个2位BCD码加法器。
matlab例程 1.Fisher分类算法 2.感知器算法 3.最小二乘算法 4.快速近邻算法 5.K-近邻法 6.剪辑近邻法和压缩近邻法 7.二叉决策树算法
1.Fisher分类算法
2.感知器算法
3.最小二乘算法
4.快速近邻算法
5.K-近邻法
6.剪辑近邻法和压缩近邻法
7.二叉决策树算法