搜索结果
找到约 19,374 项符合
4位乘法器 的查询结果
按分类筛选
其他 跑步机段码LCD蓝底液晶屏驱动芯片，VKL128仪器仪表LCD显示IC
产品型号：VKL128
产品品牌：永嘉微电/VINKA
封装形式：LQFP44
产品年份：新年份
联 系 人：陈锐鸿
联 系 QQ：3618885898  
联系手机：18824662436
LCD/LED液晶控制器及驱动器系列芯片简介如下：
超低功耗LCD液晶控制器及驱动系列:
VKL060   2.5～5.5V  15seg*4com  ...
其他 VK0384,LCD段式液晶驱动芯片， 暖风机段码LCD驱动芯片，LCD驱动液晶芯片原厂选型表
产品型号：VK0384
产品品牌：永嘉微电/VINKA
封装形式：LQFP64
产品年份：新年份
联 系 人：陈锐鸿
Q Q：361 888 5898
联系手机：188 2466 2436（信）
原厂直销，工程服务，技术支持，价格最具优势！
 
VK0384概述：
VK0384是一个点阵式存储映射的LCD驱动器，可支持最大384点（48SEGx ...
技术资料 可充电无线蓝牙串口通讯电压检测器采集系统
                可充电无线蓝牙串口通讯电压检测器采集系统 MGS-V-4LED无线电压检测器是玛格森科技研发生产的基于蓝牙无线传输技术的可充电式，移动式电压检测系统。该系列电压检测器最大测量范围达0-3V或0-30V，内置3.7V锂电池，容量200mA-1000mA不等。可以便携移动， ...
技术资料 ap6255驱动
ap6255驱动ap6255是一款支持蓝牙BT4.2+WiFi支持11ac双频的蓝牙11ac双频WiFi二合一模块，采用博通BCM43455方案，支持Win10/Android操作系统；ap6255无线模块符合IEEE802.11 a/b/g/n/ac标准，能在802.11ac单流下实现433.3Mbps的速率连接到无线局域网。综合mODULE提供了用于蓝牙的wifi、UART/PCM接口的SDIO接口。该紧凑模块是W ...
技术资料 SDIO卡系统物理层规范（中文翻译）
1概述SDIO（安全数字I/0）卡是一种以SD存储卡为基础并与之兼容的卡设备。这种兼容性包括机械特性，电子特性，电源，信号和软件。SDI0卡的目标是为移动电子设备提供低功耗高速度的数据I/0。最起码的使用条件下，SDI0卡插进非SDI0主设备时，不会造成设备的物理破坏或软件的崩溃，因此SDI0卡应该被主设备忽略来处理这种情况。 ...
技术资料 EG8010 纯正弦波逆变器典型应用电路图
EG8010 是一款数字化的、功能很完善的自带死区控制的纯正弦波逆变发生器芯片，应用于 DC-DC-AC 两级功率变换架构或 DC-AC 单级工频变压器升压变换架构，外接 12MHz 晶体振荡器，能实现高精度、失真和谐波都很小的纯正弦波 50Hz 或 60Hz 逆变器专用芯片。该芯片采用 CMOS 工艺，内部集成 SPWM 正弦发生器、死区时间控制电路 ...
技术资料 单片机原理及应用 作业 —— 数码管 显示 学号
一、 实验目的使用 51单片机的八位数码管顺序显示自己的学号。掌握 C 语言、汇编语言两种编程单片机控制程序的方法。掌握使用 Keil 4 或 Keil 5 软件编写、编译、调试程序的方法。掌握使用 Proteus 软件绘制电路原理图、硬件仿真和程序调试。二、实验设备笔记本电脑51 单片机（普中科技）八位数码管（单片机上已集成）应用 ...
技术资料 姿态传感器GY25Z增强版源码资料
该文件包含GY25Z增强版的51源码、STM32源码、arduino源码以及对应的PC软件，同时包含了一份使用手册。一次传输的位数是11位，传输的数据较GY25多了4位。使用时需要注意。
技术资料 数字信号处理的FPGA实现中文版 刘凌
FPGA正在掀起一场数字信号处理的变革。本书旨在讲解前端数字信号处理算法的高效实现。首先概述了当前的FPGA技术、器件以及用于设计最先进DSP系统的工具。第1章的案例研究是40多个设计示例的基础。随后几章阐述了计算机算法的概念、理论、FIR和IIR滤波器的实现、多抽样率数字信号系统、DFT和FFT算法、未来很可能实现的高级算 ...
技术资料 Verilog的135个经典设计 实例
【例3.1]4位全加器module adder 4（cout，sum i na，i nb，cin）；output[3：0]sum output cout；input[3：0]i na，i nb；input cin；assign（cout，suml=i na +i nb+ci n；endmodule【例3.2]4位计数器module count 4（out，reset，clk）；output[3：0]out；input reset，cl k；regl 3：01 out；always@posedge clk） ...