搜索结果
找到约 19,374 项符合
4位乘法器 的查询结果
按分类筛选
数据结构 使用加法器树乘法器实现8位乘法运算
使用加法器树乘法器实现8位乘法运算，VHDL语言予以实现
汇编语言 主題 : Low power Modified Booth Multiplier 介紹 : 為了節省乘法器面積、加快速度等等
主題 :
Low power Modified Booth Multiplier
介紹 : 為了節省乘法器面積、加快速度等等，許多文獻根據乘法器中架構提出改進的方式，而其中在1951年，A. D. Booth教授提出了一種名為radix-2 Booth演算法，演算法原理是在LSB前一個位元補上“0”，再由LSB至MSB以每兩個位元為一個Group，而下一個Group的LSB會與上一個Group ...
VHDL/FPGA/Verilog 基于BOOTH的32位快速乘法器的设计源码
基于BOOTH的32位快速乘法器的设计源码
数学计算 xilinx里的乘法器ip核程序
xilinx里的乘法器ip核程序，booth乘法
wallace tree算法 4-2压缩编码 超前进位加法
嵌入式/单片机编程 32位元2進位SIGNED乘法器32位元SIGNED乘法器
32位元2進位SIGNED乘法器32位元SIGNED乘法器
数学计算 这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
VHDL/FPGA/Verilog 用VHDL写的4*4乘法器
用VHDL写的4*4乘法器，学习VHDL语言的可以
其他 32位高性能浮点乘法器芯片设计研究.pdf
32位高性能浮点乘法器芯片设计研究.pdf
VHDL/FPGA/Verilog 8位加法树乘法器,实现两个8位二进制数相乘
8位加法树乘法器,实现两个8位二进制数相乘，采用verilog hdl
VHDL/FPGA/Verilog 8位乘8位的流水线乘法器
8位乘8位的流水线乘法器，采用Verilog hdl编写