搜索结果
找到约 22,475 项符合
32位DSP 的查询结果
按分类筛选
微处理器开发 arm 上的64位加法
arm 上的64位加法，将32位加法扩展到64位，同理很容易扩大到128位
软件设计/软件工程 目录: 0、 约定 1、 无符号数一位乘法 2、 符号数一位乘法 3、 布思算法(Booth algorithm) 4、 高基(High Radix)布思算法 5、 迭代算法 6、
目录:
0、 约定
1、 无符号数一位乘法
2、 符号数一位乘法
3、 布思算法(Booth algorithm)
4、 高基(High Radix)布思算法
5、 迭代算法
6、 乘法运算的实现——迭代
7、 乘法运算的实现——阵列
8、 乘加运算
9、 设计示例1 —— 8位、迭代
1、 实现方案1 —— 一位、无符号
2、 实现方案2 —— 一位、布思
3、 实 ...
加密解密 MD5算法的实现。MD5以512位分组来处理输入的信息
MD5算法的实现。MD5以512位分组来处理输入的信息，且每一分组又被划分为16个32位子分组，经过了一系列的处理后，算法的输出由四个32位分组组成，将这四个32位分组级联后将生成一个128位散列值。
软件设计/软件工程 NEC的仿真说明可以很好与NEC的16位机
NEC的仿真说明可以很好与NEC的16位机，8位机，32位机的连接方式仿真
VHDL/FPGA/Verilog 使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG
使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数 ...
VHDL/FPGA/Verilog 超前进位加法器是通常数字设计所必备的
超前进位加法器是通常数字设计所必备的，本程序为32位超前进位加法器
电子书籍 64位系统上开发指南
64位系统上开发指南，讲述了与32位系统上开发的区别。
单片机开发 介绍一种具有短信息无线通讯功能的低功耗嵌入式多参数监护仪
介绍一种具有短信息无线通讯功能的低功耗嵌入式多参数监护仪，基于ARM7核的32位低功耗微处理器作为系统控制核心，采用源码公开的嵌入式操作系统IxC／OS—II，通过低功耗的16位单片机MSP430完成数据采集，可实现心电、血氧、血压、体温信号的实时监测。系统采用西门子MC35i无线传输模块，实现生理参数以SMS方式无线传输，具 ...
手册 adsp-bf706开发板资料
adi公司的bf706开发板的使用手册，该器件是ADSP-BF70x Blackfin数字信号处理器(DSP)产品系列中的一员。 新款Blackfin+处理器内核将16位双MAC、32位MAC和16位复杂MAC结合为最先进的信号处理引擎。
软件 欧姆龙USB64位系统驱动
是欧姆龙编程软件自带的是32位系统驱动，这里的是64位系统的驱动。