搜索：2.8 - 虫虫下载站

其他  1、设计一个简易电子琴。要求能演奏的音域为中音的 1 到高音的 1。 2、用GW48－PK2中的8个按键作为琴键。 3、 GW48－PK2中有扬声器。 4、可以使用GW48－PK2上的12

1、设计一个简易电子琴。要求能演奏的音域为中音的 1 到高音的 1。 2、用GW48－PK2中的8个按键作为琴键。 3、 GW48－PK2中有扬声器。 4、可以使用GW48－PK2上的12MHz作为输入时钟信号。

https://www.eeworm.com/dl/534/400878.html

下载: 47

查看: 1117

VHDL/FPGA/Verilog 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。

采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满数据后停止数据采集并且相应通道的状态位产生报警信号。 5.数据分为8 ...

https://www.eeworm.com/dl/663/405362.html

下载: 156

查看: 1189

VHDL/FPGA/Verilog 此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7

此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7128SLC84-10芯片中通过. 文件中有详细的注解. 此模块具有对于PS/2时钟和数据线的滤波功能,这样减少外部干扰，保证通信的可靠性！ ...

https://www.eeworm.com/dl/663/406899.html

下载: 22

查看: 1097

其他嵌入式/单片机内容  Xilinx ISE&EDK 8.2平台的快速点餐系统设计

Xilinx ISE&EDK 8.2平台的快速点餐系统设计

https://www.eeworm.com/dl/687/407332.html

下载: 41

查看: 1054

其他嵌入式/单片机内容  Xilinx ISE&EDK 8.2平台的嵌入式MiNiVOS服务器

Xilinx ISE&EDK 8.2平台的嵌入式MiNiVOS服务器

https://www.eeworm.com/dl/687/407333.html

下载: 192

查看: 1148

其他嵌入式/单片机内容  Xilinx ISE&EDK 8.2平台的人脸检测系统设计

Xilinx ISE&EDK 8.2平台的人脸检测系统设计

https://www.eeworm.com/dl/687/407334.html

下载: 109

查看: 1070

汇编语言  1:判断闰年程序 2:产生随机数并计算程序 3:计算平台长度程序 4:加减乘除运算 5:数字方阵程序 6:数据加密程序 7:代码转换程序 8:键盘录入数据的转换与显示

1:判断闰年程序 2:产生随机数并计算程序 3:计算平台长度程序 4:加减乘除运算 5:数字方阵程序 6:数据加密程序 7:代码转换程序 8:键盘录入数据的转换与显示 9:音乐演奏 10:显示色彩矩形块 11、12:字符图形程序 13:图形变换 14、15:动画 16:打字练习 17:打字计时练习 18:系统时间显示 19:显示日期时间 20:七 ...

https://www.eeworm.com/dl/644/414105.html

下载: 108

查看: 1106

matlab例程  misosimu simulates the ser for different miso systemms 21,31 41 and 81

misosimu simulates the ser for different miso systemms 2*1,3*1 4*1 and 8*1

https://www.eeworm.com/dl/665/418232.html

下载: 185

查看: 1051

matlab例程  miso simulates the ser for different miso systemms 21,31 41 and 81

miso simulates the ser for different miso systemms 2*1,3*1 4*1 and 8*1

https://www.eeworm.com/dl/665/418234.html

下载: 83

查看: 1045

VHDL/FPGA/Verilog 在VHDL的设计中用for 语句来实现2 个8 位数的相乘计算。

在VHDL的设计中用for 语句来实现2 个8 位数的相乘计算。

https://www.eeworm.com/dl/663/418337.html

下载: 64

查看: 1163

搜索结果

按分类筛选