搜索结果
找到约 167,415 项符合
12位DAC 的查询结果
按分类筛选
数据结构 CountBTLeaf.c--本程序用于求二叉树的叶子个数。 ---Author:zhg 2006.12 E-mail:wudazhg@163.com
CountBTLeaf.c--本程序用于求二叉树的叶子个数。
---Author:zhg
2006.12
E-mail:wudazhg@163.com
文件格式 创建,显示,读入,保存,捕捉位图 与设备无关位图的相关联
创建,显示,读入,保存,捕捉位图
与设备无关位图的相关联
软件设计/软件工程 自己作课题用到的16位计数器
自己作课题用到的16位计数器,已经过仿真试验,具有较好的计数准确性。
VHDL/FPGA/Verilog 16位加法器的流水线计算,verilog代码
16位加法器的流水线计算,verilog代码,用于FPGA平台。
其他书籍 SPCE061A 是继μ’nSP™ 系列产品SPCE500A等之后凌阳科技推出的又一款16位结构的微控制器。与SPCE500A不同的是
SPCE061A 是继μ’nSP™ 系列产品SPCE500A等之后凌阳科技推出的又一款16位结构的微控制器。与SPCE500A不同的是,在存储器资源方面考虑到用户的较少资源的需求以及便于程序调试等功能,SPCE061A里只内嵌32K字的闪存(FLASH)。
加密解密 S-加密算法输入为一个8位的明文组和一个10位的密钥
S-加密算法输入为一个8位的明文组和一个10位的密钥,输出为8位的密文组,解密算法的输入则是一个8位的密文组和一个10位的密钥,输出位8位的明文组。
加密算法包括5个函数:初始置换(IP);复杂函数fk,它包含有置换和代换运算,并且依赖于输入的密钥;用以转换数据两个部分的简单置换函数(SW);再一次运用函数fk;最后 ...
其他 VHDL——N位加法器设计
VHDL——N位加法器设计
其他 VHDL设计——16位A/D转换器的设计
VHDL设计——16位A/D转换器的设计
软件设计/软件工程 在分页式管理方式下采用位示图来表示主存分配情况
在分页式管理方式下采用位示图来表示主存分配情况,实现主存空间的分配和回收。
一个好的计算机系统不仅要有一个足够容量的、存取速度高的、稳定可靠的主存储器,而且要能合理地分配和使用这些存储空间
VHDL/FPGA/Verilog verilog实现16*16位乘法器
verilog实现16*16位乘法器,带测试文件