搜索结果
找到约 16 项符合
1149 的查询结果
按分类筛选
教程资料 XAPP503-针对Xilinx器件的SVF和XSVF文件格式
This application note provides users with a general understanding of the SVF and XSVF fileformats as they apply to Xilinx devices. Some familiarity with IEEE STD 1149.1 (JTAG) isassumed. For information on using Serial Vector Format (SVF) and Xilinx Serial Vector Format(XSVF) files in embedded pro ...
可编程逻辑 XAPP503-针对Xilinx器件的SVF和XSVF文件格式
This application note provides users with a general understanding of the SVF and XSVF fileformats as they apply to Xilinx devices. Some familiarity with IEEE STD 1149.1 (JTAG) isassumed. For information on using Serial Vector Format (SVF) and Xilinx Serial Vector Format(XSVF) files in embedded pro ...
其他 高性能、低功耗的8 位AVR® 微处理器 • 先进的RISC 结构
高性能、低功耗的8 位AVR® 微处理器
• 先进的RISC 结构，JTAG 接口( 与IEEE 1149.1 标准兼容)
软件工程 OPEN-JTAG ARM JTAG 測試原理 1 前言 本篇報告主要介紹ARM JTAG測試的基本原理。基本的內容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN
OPEN-JTAG ARM JTAG 測試原理
1 前言
本篇報告主要介紹ARM JTAG測試的基本原理。基本的內容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹，在此基礎上，結合ARM7TDMI詳細介紹了的JTAG測試原理。
2 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture
從IEEE的JTAG測試標準開始 ...
技术资料 CPU可测试性设计
可测试性设计（Design-For-Testability，DFT）已经成为芯片设计中不可或缺的重要组成部分。它通过在芯片的逻辑设计中加入测试逻辑提高芯片的可测试性。在高性能通用 CPU 的设计中，可测试性设计技术得到了广泛的应用。本文结合几款流行的 CPU，综述了可应用于通用 CPU 等高性能芯片设计中的各种可测试性方法，包括扫描设计 ...
VIP专区 VIP专区-3000套PLC实例程序
资源包含以下内容：1.2 COMP CHILLER.rar2.20-COMM-E Adapter Diagnostics.zip3.3 Phase Motor Startup Logic.zip4.500编程实例.rar5.550 OPTICOLOUR MOINITORING TM EDIT.rar6.6688-02.rar7.6[1].下降沿和锁存指令试验.rar8.72 Station Bit Shift PLC Program Triggers 3 Cognex Cameras.zip9.AB 1769-WS称重模块使用程序C ...