搜索结果
找到约 4,477 项符合
高速逻辑 的查询结果
按分类筛选
软件设计/软件工程 :数字下变频技术是软件无线电的关键技术之一. 数字下变频技术是将宽带高速数据流信号变成窄带低速 数据流信号,这个过程就是信号的抽取. 实现抽取的关键问题是如何实现抽取前的数字滤波,特别是多级抽取时滤
:数字下变频技术是软件无线电的关键技术之一. 数字下变频技术是将宽带高速数据流信号变成窄带低速
数据流信号,这个过程就是信号的抽取. 实现抽取的关键问题是如何实现抽取前的数字滤波,特别是多级抽取时滤
波器的设计与实现. 对于一个具体信号进行多级抽取时滤波器的设计给出了一个可行的方案 ...
单片机开发 AVR高速嵌入式单片机原理与应用,课件非常详细,适合初学者学习
AVR高速嵌入式单片机原理与应用,课件非常详细,适合初学者学习
压缩解压 利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输 ...
系统设计方案 提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中
提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中抗干扰编译码的需求。
通讯编程文档 实现π/4-DQPSK调制的一种快速算法.针对rd4.DQPSK调制数字化实现的运算量大、高速调制难的问题
实现π/4-DQPSK调制的一种快速算法.针对rd4.DQPSK调制数字化实现的运算量大、高速调制难的问题,提出了一种适合于数字调制的
快速算法
人工智能/神经网络 一个小型的聊天机器人,具备简单的对话逻辑能力
一个小型的聊天机器人,具备简单的对话逻辑能力
人工智能/神经网络 数字逻辑系统和数字设计的课程设计
数字逻辑系统和数字设计的课程设计
嵌入式/单片机编程 实现各种算数逻辑运算 根据输入的指令不同
实现各种算数逻辑运算
根据输入的指令不同,得到不同的结果
数学计算 fft高速变化原代码,实用于高速多通道信号采集装置
fft高速变化原代码,实用于高速多通道信号采集装置