搜索结果
找到约 4,477 项符合
高速逻辑 的查询结果
按分类筛选
电子书籍 介绍一个基于U S B 2 . 0 接口和D S P 的高速数据采集处理系统的工作原理设计及实现该高速数据 采集处理系统采用TI 公司的TMS320C6000 数字信号处理器和Cypress 公司的
介绍一个基于U S B 2 . 0 接口和D S P 的高速数据采集处理系统的工作原理设计及实现该高速数据
采集处理系统采用TI 公司的TMS320C6000 数字信号处理器和Cypress 公司的USB2.0 接口芯片可
以实现高速采集和实时处理有着广泛的应用前景 ...
通讯编程文档 介绍了一种构建在定点DSP上的高速瑞利衰落信道仿真模型。通过应用确知性瑞利过程的理论
介绍了一种构建在定点DSP上的高速瑞利衰落信道仿真模型。通过应用确知性瑞利过程的理论，使得仅需要较少的低频正弦波分量以及简单的运算即可实现较高精度的信道建模；进而可采用查表法并结合TMS320C6202定点数字信号处理器的高并行性和处理能力构造高速的仿真模型 ...
单片机开发 日立H8/300H Tiny、H8/3664系列单片机编程 日立H8/3664系列单片机是使用H8/300H高速处理器并以其为核心设计的单片机
日立H8/300H Tiny、H8/3664系列单片机编程
日立H8/3664系列单片机是使用H8/300H高速处理器并以其为核心设计的单片机，为了配置一个系统需要许多外部功能模块。H8/300H高速处理器使用与H8/300处理器兼容的指令系统。
日立H8/3664系列单片机有4个定时器，一个 总线接口，两种不同类型的串行总线
接口，一个A/D转换器，一组I/0 ...
VHDL/FPGA/Verilog Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
数学计算 32K点的fftVHDL实现,可直接在可编程逻辑器件上运行实现
32K点的fftVHDL实现,可直接在可编程逻辑器件上运行实现
压缩解压 本程序实现了高速的bmp图片到jpg图片的压缩
本程序实现了高速的bmp图片到jpg图片的压缩，其中使用了动态连接库，使得压缩速度有了很大提高，而且使用非常简单。
通讯编程文档 基于可编程逻辑器件CPLD和直接数字频率合成技术（DDS）的三相多波形函数发生器
基于可编程逻辑器件CPLD和直接数字频率合成技术（DDS）的三相多波形函数发生器
Java编程 java网站源代码,有数据库的操作代码,业务逻辑代码等内容
java网站源代码,有数据库的操作代码,业务逻辑代码等内容
其他书籍 在当前数字信息技术和网络技术高速发展的后PC（Post-PC）时代
在当前数字信息技术和网络技术高速发展的后PC（Post-PC）时代，嵌入式系统已经广泛地渗透到科学研究、工程设计、军事技术、各类产业和商业文件艺术、娱乐业以及人们的日常生活等方方面面中。随着嵌入式系统越来越广泛的应用，嵌入式系统中的数据存储和数据管理已经成为一个重要的课题摆在设计人员面前。 ...
微处理器开发 JTAG协议分析软件,配合周立功的LA1032逻辑分析仪使用,可以观察各种JTAG仿真器的通信过程.
JTAG协议分析软件,配合周立功的LA1032逻辑分析仪使用,可以观察各种JTAG仿真器的通信过程.