搜索：高速数字设计

其他数据库  在设计会计软件时,常常要把小写金额转换为大写金额,通过本例,你只要输入小写数字,即可转为大写金额.

在设计会计软件时,常常要把小写金额转换为大写金额,通过本例,你只要输入小写数字,即可转为大写金额.

https://www.eeworm.com/dl/645/133760.html

下载: 189

查看: 1048

数值算法/人工智能  数字滤波器IIR设计C源代码,包括绘图.

数字滤波器IIR设计C源代码,包括绘图.

https://www.eeworm.com/dl/518/134327.html

下载: 184

查看: 1080

DSP编程  ADI数字处理芯片ADSP-BF533的引导程序。ADI公司参考设计。

ADI数字处理芯片ADSP-BF533的引导程序。ADI公司参考设计。

https://www.eeworm.com/dl/516/134911.html

下载: 113

查看: 1077

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF ...

https://www.eeworm.com/dl/663/137276.html

下载: 122

查看: 1094

matlab例程  现有一个信号：x(n)=1+cos(πn/4)+ cos(2π*n/3)设计及各种数字滤波器以达下列目的：低通滤波器

现有一个信号：x(n)=1+cos(π*n/4)+ cos(2*π*n/3)设计及各种数字滤波器以达下列目的：低通滤波器，滤除cos(2*π*n/3) 的成分，即想保留的成分为1+cos(π*n/4) 高通滤波器，滤除1+cos(π*n/4) 的成分，即想保留的成分为cos(2*π*n/3) 带通滤波器，滤除1+cos(2*π*n/3) 的成分，即想保留的成分为cos(π*n/4) 带阻滤波器，滤 ...

https://www.eeworm.com/dl/665/138249.html

下载: 88

查看: 1091

VHDL/FPGA/Verilog VHDL语言100例详解。详细讲解了用VHDL语言进行数字电路和数字系统设计的知识。用100个实例

VHDL语言100例详解。详细讲解了用VHDL语言进行数字电路和数字系统设计的知识。用100个实例，不仅进行基础的门电路设计，而且还有较为复杂的数字系统设计。这些实例可以直接被调用。

https://www.eeworm.com/dl/663/138578.html

下载: 186

查看: 1096

电子书籍  数字电位器原理与单片机的接口设计--电子书籍。可以一看。或许对你有用

数字电位器原理与单片机的接口设计--电子书籍。可以一看。或许对你有用

https://www.eeworm.com/dl/cadence/ebook/139441.html

下载: 54

查看: 1089

单片机开发  线路板（PCB）级的电磁兼容设计是现代设计高速电路必须考虑的问题

线路板（PCB）级的电磁兼容设计是现代设计高速电路必须考虑的问题，现提供给大家的这个设计方案可以帮大家（电子工程师）很好的解决这个问题。

https://www.eeworm.com/dl/648/139997.html

下载: 62

查看: 1073

VHDL/FPGA/Verilog 65位FIR数字滤波器的设计~~其中有通过仿真得出得数据 ~可以通过数据输入完成滤波实验~对数字滤波器得整个算法进行了分析包括输入分组相加然后相乘得过程

65位FIR数字滤波器的设计~~其中有通过仿真得出得数据 ~可以通过数据输入完成滤波实验~对数字滤波器得整个算法进行了分析包括输入分组相加然后相乘得过程

https://www.eeworm.com/dl/663/140492.html

下载: 90

查看: 1057

VHDL/FPGA/Verilog VHDL 与数字电路设计程序参考书所有程序 1

VHDL 与数字电路设计程序参考书所有程序 1

https://www.eeworm.com/dl/663/142481.html

下载: 141

查看: 1062

搜索结果

按分类筛选