搜索：高速数字设计

可编程逻辑  FPGA数字电子系统设计与开发实例导航

FPGA 数字电子系统设计与开发实例导航经典FPGA实战应用

https://www.eeworm.com/dl/kbcluoji/39961.html

下载: 58

查看: 1038

可编程逻辑  PCB布线设计超级攻略

设计PCB时，往往很想使用自动布线。通常，纯数字的电路板(尤其信号电平比较低，电路密度比较小时)采用自动布线是没有问题的。但是，在设计模拟、混合信号或高速电路板时，如果采用布线软件的自动布线工具，可能会出现一些问题，甚至很可能带来严重的电路性能问题。 ...

https://www.eeworm.com/dl/kbcluoji/40142.html

下载: 97

查看: 1033

可编程逻辑  基于CPLD的VHDL语言数字钟(含秒表)设计

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。本设计采用自顶向下、混合输入方式（原理图输入&mdash;顶层文件连接和VH ...

https://www.eeworm.com/dl/kbcluoji/40186.html

下载: 96

查看: 1030

可编程逻辑  FPGA数字电子系统设计与开发实例导航(源程序)

FPGA数字电子系统设计与开发实例导航(源程序)        1每个项目都有说明文件，介绍使用方法。

https://www.eeworm.com/dl/kbcluoji/40270.html

下载: 123

查看: 1019

可编程逻辑  基于FPGA 的低成本长距离高速传输系统的设计与实现

为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题，设计并实现了一种基于FPGA 的高速数据传输系统，本系统借助Altera Cyclone III FPGA 的LVDS I/O 通道产生LVDS 信号，稳定地完成了数据的高速、远距离传输。系统所需的8B/10B 编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA 内利用VHD ...

https://www.eeworm.com/dl/kbcluoji/40276.html

下载: 165

查看: 1053

可编程逻辑  数字成形滤波器设计及FPGA实现

本文对数字基带信号脉冲成型滤波的应用、原理及实现进行了研究。首先介绍了数字成型滤波的应用意义并分析了模拟和数字两种硬件实现方法，接着介绍了成形滤波器设计所需要MATLAB软件，以及利用ISE system generator在FPGA上进行滤波器实现的优势。文中给出了成形滤波函数的数学模型，讨论了几种常用成形滤波函数的传输特性以 ...

https://www.eeworm.com/dl/kbcluoji/40310.html

下载: 97

查看: 1033

可编程逻辑  基于FPGA的全数字锁相环路的设计

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描述了其工作原理和设计思想，并用可编程逻辑器件FPGA加以实面。

https://www.eeworm.com/dl/kbcluoji/40372.html

下载: 161

查看: 1062

可编程逻辑  基于FPGA的高速串行传输接口研究与实现

摘　要:介绍了FPGA最新一代器件Virtex25上的高速串行收发器RocketIO。基于ML505开发平台构建了一个高速串行数据传输系统,重点说明了该系统采用RocketIO实现1. 25Gbp s高速串行传输的设计方案。实现并验证了采用FPGA完成千兆串行传输的功能目标,为后续采用FPGA实现各种高速协议奠定了良好的基础。关键词: FPGA;高速串行传输; ...

https://www.eeworm.com/dl/kbcluoji/40375.html

下载: 179

查看: 1060

可编程逻辑  基于FPGA的多路高速串并转换器设计

高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISE ...

https://www.eeworm.com/dl/kbcluoji/40377.html

下载: 111

查看: 1048

可编程逻辑  基于Verilog HDL设计的多功能数字钟

本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this ...

https://www.eeworm.com/dl/kbcluoji/40390.html

下载: 24

查看: 1046

搜索结果

按分类筛选