搜索：高速数字设计

教程资料  高速FPGA的PCB设计指导.WORD文档格式

高速FPGA的PCB设计指导.WORD文档格式

https://www.eeworm.com/dl/fpga/doc/17833.html

下载: 165

查看: 1083

教程资料  基于FPGA的全数字锁相环设计

基于FPGA的全数字锁相环设计,内有设计过程和设计思想

https://www.eeworm.com/dl/fpga/doc/17864.html

下载: 66

查看: 1072

教程资料  VHDL数字电路设计的电子书

VHDL数字电路设计的电子书，很好的学习材料

https://www.eeworm.com/dl/fpga/doc/17923.html

下载: 151

查看: 1073

教程资料  大唐电信FPGACPLD数字电路设计经验分享

中国知名通信公司大唐电信FPGACPLD数字电路设计经验分享。

https://www.eeworm.com/dl/fpga/doc/17944.html

下载: 41

查看: 1072

教程资料  是基于FPGA高速设计指导的一篇文章

是基于FPGA高速设计指导的一篇文章，很好的！

https://www.eeworm.com/dl/fpga/doc/17997.html

下载: 35

查看: 1052

教程资料  FPGA/CPLD数字电路设计经验分享

FPGA/CPLD数字电路设计经验分享，有助于设计能力提高

https://www.eeworm.com/dl/fpga/doc/18010.html

下载: 60

查看: 1078

教程资料  FPGA/CPLD数字电路设计经验分享。大唐公司的！

FPGA/CPLD数字电路设计经验分享。大唐公司的！

https://www.eeworm.com/dl/fpga/doc/18032.html

下载: 49

查看: 1075

教程资料  在数字电路的设计中

在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达 ...

https://www.eeworm.com/dl/fpga/doc/18048.html

下载: 54

查看: 1080

教程资料  基于FPGA的多功能数字钟的设计与实现内附有详尽的Verilog HDL源码

基于FPGA的多功能数字钟的设计与实现内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等

https://www.eeworm.com/dl/fpga/doc/18055.html

下载: 70

查看: 1344

教程资料  基于FPGA设计数字锁相环

基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

https://www.eeworm.com/dl/fpga/doc/18093.html

下载: 85

查看: 1059

搜索结果

按分类筛选