搜索结果
找到约 48,030 项符合
频率计设计 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (56)
- 单片机开发 (39)
- 技术资料 (34)
- VIP专区 (23)
- 单片机编程 (19)
- 系统设计方案 (12)
- 学术论文 (9)
- 教程资料 (8)
- 汇编语言 (8)
- 其他 (7)
- 嵌入式/单片机编程 (7)
- 教程资料 (6)
- 其他书籍 (5)
- 文章/文档 (5)
- 可编程逻辑 (4)
- 微处理器开发 (3)
- 电子技术 (3)
- 技术书籍 (2)
- 其他嵌入式/单片机内容 (2)
- 电子书籍 (2)
- 应用设计 (2)
- 源码 (2)
- 单片机 (1)
- 实用电子技术 (1)
- VHDL/Verilog/EDA源码 (1)
- 汇编编程 (1)
- 设计相关 (1)
- 教程资料 (1)
- 测试测量 (1)
- DSP编程 (1)
- 文件格式 (1)
- 书籍源码 (1)
- 串口编程 (1)
- 数值算法/人工智能 (1)
- 教育系统应用 (1)
- 电子书籍 (1)
- 软件设计/软件工程 (1)
- 无线通信 (1)
- 手册 (1)
- 经验 (1)
VHDL/FPGA/Verilog 16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！
16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！
其他 这个文件包含了我前一段写的关于3~8电梯控制的4-5个程序!并且附有比较详细的注释.准确说这是一份课程设计报告.在最终版本的程序中对于FLEX10K系列器件只占用141个逻辑单元,频率可达60多Mhz
这个文件包含了我前一段写的关于3~8电梯控制的4-5个程序!并且附有比较详细的注释.准确说这是一份课程设计报告.在最终版本的程序中对于FLEX10K系列器件只占用141个逻辑单元,频率可达60多Mhz,选择CycloneII器件可达260多Mhz.因为包含了好几个程序,希望站长不要只安一个程序处理,能及时开通! ...
VHDL/FPGA/Verilog 基于FPGA的直接数字频率合成器（DDS）设计 （源程序）
基于FPGA的直接数字频率合成器（DDS）设计
（源程序）
单片机开发 PIC单片计机设计~基于MPLAB的LED程序设计.
PIC单片计机设计~基于MPLAB的LED程序设计.
matlab例程 FIR数字滤波器的设计方法主要是建立在对理想滤波器频率特性作某种近似的基础上的。这些近似方法有窗函数法、频率抽样法、最佳一致逼近法。在这里只讨论窗函数法。程序中也是采用了这种方法。
FIR数字滤波器的设计方法主要是建立在对理想滤波器频率特性作某种近似的基础上的。这些近似方法有窗函数法、频率抽样法、最佳一致逼近法。在这里只讨论窗函数法。程序中也是采用了这种方法。
文件格式 此为使用DDS直接数字频率合成器之设计报告,作者相当的详细介绍DDS之原理以及使用Altera之FPGA做设计,供使用者参考.
此为使用DDS直接数字频率合成器之设计报告,作者相当的详细介绍DDS之原理以及使用Altera之FPGA做设计,供使用者参考.
单片机开发 基于单片机的自行车计时、计速、计程的码表设计
基于单片机的自行车计时、计速、计程的码表设计，液晶显示
VHDL/FPGA/Verilog RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通
RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通
通讯/手机编程 频率合成器环路滤波器的设计
频率合成器环路滤波器的设计，介绍由集成锁相芯片PE3236 和集成锁相芯片ADF4107 组成的单环锁相环常用的环路滤波器。
单片机开发 直接数字频率合成,我在全国电子设计大赛的时候所用的程序
直接数字频率合成,我在全国电子设计大赛的时候所用的程序