搜索结果
找到约 48,030 项符合
频率计设计 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (56)
- 单片机开发 (39)
- 技术资料 (34)
- VIP专区 (23)
- 单片机编程 (19)
- 系统设计方案 (12)
- 学术论文 (9)
- 教程资料 (8)
- 汇编语言 (8)
- 其他 (7)
- 嵌入式/单片机编程 (7)
- 教程资料 (6)
- 其他书籍 (5)
- 文章/文档 (5)
- 可编程逻辑 (4)
- 微处理器开发 (3)
- 电子技术 (3)
- 技术书籍 (2)
- 其他嵌入式/单片机内容 (2)
- 电子书籍 (2)
- 应用设计 (2)
- 源码 (2)
- 单片机 (1)
- 实用电子技术 (1)
- VHDL/Verilog/EDA源码 (1)
- 汇编编程 (1)
- 设计相关 (1)
- 教程资料 (1)
- 测试测量 (1)
- DSP编程 (1)
- 文件格式 (1)
- 书籍源码 (1)
- 串口编程 (1)
- 数值算法/人工智能 (1)
- 教育系统应用 (1)
- 电子书籍 (1)
- 软件设计/软件工程 (1)
- 无线通信 (1)
- 手册 (1)
- 经验 (1)
教育系统应用 课程设计-测频相位计 很好的,可以实现测频相位功能
课程设计-测频相位计
很好的,可以实现测频相位功能
VHDL/FPGA/Verilog 课程设计-分频计 能够很好的实现分频功能
课程设计-分频计
能够很好的实现分频功能
其他 一种方便的全数字时钟频率转换电路设计
一种方便的全数字时钟频率转换电路设计，不使用PLL，转换档位多，资源占用少。
VHDL/FPGA/Verilog 基于FPGA的直接数字频率合成器的设计与实现.
基于FPGA的直接数字频率合成器的设计与实现.
系统设计方案 一种基于锁相环的数字频率合成器的设计
一种基于锁相环的数字频率合成器的设计
VHDL/FPGA/Verilog 用VHDL设计直接数字频率合成器
用VHDL设计直接数字频率合成器
VHDL/FPGA/Verilog 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单 ...
单片机开发 c8051f设计的频率及程序
c8051f设计的频率及程序，通过测试，运行正常
VHDL/FPGA/Verilog 这是一个用verilog语言设计的数字频率及的源代码
这是一个用verilog语言设计的数字频率及的源代码，上传一下，供大家研究
通讯编程文档 微机控制,led数码显示的设计,闪烁频率是21hz
微机控制,led数码显示的设计,闪烁频率是21hz