搜索结果
找到约 48,030 项符合
频率计设计 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (56)
- 单片机开发 (39)
- 技术资料 (34)
- VIP专区 (23)
- 单片机编程 (19)
- 系统设计方案 (12)
- 学术论文 (9)
- 教程资料 (8)
- 汇编语言 (8)
- 其他 (7)
- 嵌入式/单片机编程 (7)
- 教程资料 (6)
- 其他书籍 (5)
- 文章/文档 (5)
- 可编程逻辑 (4)
- 微处理器开发 (3)
- 电子技术 (3)
- 技术书籍 (2)
- 其他嵌入式/单片机内容 (2)
- 电子书籍 (2)
- 应用设计 (2)
- 源码 (2)
- 单片机 (1)
- 实用电子技术 (1)
- VHDL/Verilog/EDA源码 (1)
- 汇编编程 (1)
- 设计相关 (1)
- 教程资料 (1)
- 测试测量 (1)
- DSP编程 (1)
- 文件格式 (1)
- 书籍源码 (1)
- 串口编程 (1)
- 数值算法/人工智能 (1)
- 教育系统应用 (1)
- 电子书籍 (1)
- 软件设计/软件工程 (1)
- 无线通信 (1)
- 手册 (1)
- 经验 (1)
VHDL/FPGA/Verilog 自己做的FPGA下的频率计模块化设计 附有完整的程序和仿真图纸
自己做的FPGA下的频率计模块化设计 附有完整的程序和仿真图纸
VHDL/FPGA/Verilog 这是我课程设计做的数字频率计的设计
这是我课程设计做的数字频率计的设计，不知道会不会太简单或者重复了。
单片机开发 基于51单片机设计的用1602 显示数字钟 频率计 歌曲
基于51单片机设计的用1602 显示数字钟 频率计 歌曲
VHDL/FPGA/Verilog 基于FPGA设计的数字频率计
基于FPGA设计的数字频率计，用VHDL写的代码。。。。有6各模块
VHDL/FPGA/Verilog 实验四 频率计 实验要求：设计一个有效位为4位的十进制的数字频率计。
实验四 频率计
实验要求：设计一个有效位为4位的十进制的数字频率计。
VHDL/FPGA/Verilog 这个是在vhdl环境下的频率计的系统设计。
这个是在vhdl环境下的频率计的系统设计。
VHDL/FPGA/Verilog [frequent.rar] - 等精度频率计的设计
[frequent.rar] - 等精度频率计的设计，已经在实验箱上运行的。
VHDL/FPGA/Verilog ——9999计数器模块 四输出 设计要求频率计为四段显示
——9999计数器模块 四输出
设计要求频率计为四段显示，故计数器采用0~~9999计数，可以很好的利用数码管，以及增加频率计的精确度。模块内包含俩个进程，一为计数进程，二为时基信号控制计数模块数据输出进程。
VHDL/FPGA/Verilog 使用vriloge硬件描述语言设计数字频率计
使用vriloge硬件描述语言设计数字频率计，其对于高频测量精确，可测范围0—99999999HZ，在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求
VHDL/FPGA/Verilog verilog设计的4位频率计
verilog设计的4位频率计，可以测量方波、三角波、正弦波；测量范围10Hz～10MHz，测量分辨率1Hz，测量误差1 Hz；测量通道灵敏度50mv