搜索结果
找到约 4,675 项符合
频率计数器 的查询结果
按分类筛选
单片机开发 计数器程式 计数器程式 计数器程式
计数器程式 计数器程式 计数器程式
VHDL/FPGA/Verilog 简易数字频率计
简易数字频率计，数码管显示，VHDL语言
系统设计方案 利用超高速硬件描述语言(VHDL)在现场可编程逻辑门阵列(FPGA)上编程实现的纯数字式等精度频率计
利用超高速硬件描述语言(VHDL)在现场可编程逻辑门阵列(FPGA)上编程实现的纯数字式等精度频率计，不但具有较高的测量精度，而且其测量精度不会随着被测信号频率的降低而下降。为了实现对任意信号进行频率测量，在前端输入加整形电路即可。 ...
数据结构 问题的提出：编程模拟抛硬币所得正面的频率图。假设每次抛10次为一事件
问题的提出：编程模拟抛硬币所得正面的频率图。假设每次抛10次为一事件，
记录每次得到正面的次数，共抛掷100000次，计算得到正面次数的概率发布，并绘图输出结果。
思路：数值概率算法常用于数值问题的求解，此类算法所得的往往是近似解，且近似解的精度
随计算时间的增加而不断提高，得到一定精度近似解就可以满足问题要 ...
通讯/手机编程 在DSP中设计滤波器采样频率为600hz
在DSP中设计滤波器采样频率为600hz ，截止频率200hz 的高通滤波器IIR
VHDL/FPGA/Verilog 用quartus6原理编辑方式写的简易频率计我自己的实验来的 保证能使请您认真查看谢谢
用quartus6原理编辑方式写的简易频率计我自己的实验来的 保证能使请您认真查看谢谢
DSP编程 输入一个低频率的正弦波和一个高频的正弦波叠加而成,通过观察频域图和时域图,低频波通过了滤波器,高频大部分被滤除
输入一个低频率的正弦波和一个高频的正弦波叠加而成,通过观察频域图和时域图,低频波通过了滤波器,高频大部分被滤除
单片机开发 测量T0管脚出入的方波频率
测量T0管脚出入的方波频率，只限0---250Hz
VHDL/FPGA/Verilog 用VHDL语言实现DDS直接数字频率合成器的设计
用VHDL语言实现DDS直接数字频率合成器的设计，采用正弦RAM表，可实现频率可控的正弦数字信号，编译、仿真通过。
单片机开发 定时器及计数器的生成c51源代码
定时器及计数器的生成c51源代码，主要是定时器和记数器方面。