搜索结果
找到约 5,514 项符合
频率稳定 的查询结果
按分类筛选
- 全部分类
- 技术资料 (45)
- 学术论文 (44)
- 电源技术 (14)
- 模拟电子 (13)
- 单片机编程 (12)
- 单片机开发 (7)
- 可编程逻辑 (3)
- 其他 (3)
- 系统设计方案 (3)
- 电子元器件应用 (3)
- 单片机相关 (2)
- 教程资料 (2)
- 无线通信 (2)
- 测试测量 (2)
- 软件设计/软件工程 (2)
- VHDL/FPGA/Verilog (2)
- 文章/文档 (2)
- Windows编程 (1)
- 行业应用文档 (1)
- 设计相关 (1)
- 技术教程 (1)
- 教程资料 (1)
- PCB相关 (1)
- 开发工具 (1)
- 实用工具 (1)
- 其他嵌入式/单片机内容 (1)
- 微处理器开发 (1)
- 压缩解压 (1)
- 其他书籍 (1)
- 通讯/手机编程 (1)
- 电子书籍 (1)
- 书籍源码 (1)
- VC书籍 (1)
- Java编程 (1)
- 文件格式 (1)
- 论文 (1)
- 源码 (1)
- 应用设计 (1)
- 其他 (1)
- 经验 (1)
- 笔记 (1)
单片机开发 以单片机为控制核心 ,用可编程逻辑控制芯片 CPLD ,产生双32位的计数器和相位差检测器 ,进行等精度的 频率、相位差测量. 计数器的计数时间宽度和显示方式由键盘设定. 单片机读入计数值 ,进行浮
以单片机为控制核心 ,用可编程逻辑控制芯片 CPLD ,产生双32位的计数器和相位差检测器 ,进行等精度的
频率、相位差测量. 计数器的计数时间宽度和显示方式由键盘设定. 单片机读入计数值 ,进行浮点运算 ,测量结
果显示于液晶屏上 ...
VHDL/FPGA/Verilog 基于VHDL的8位十进制频率计的详细设计。
基于VHDL的8位十进制频率计的详细设计。
其他嵌入式/单片机内容 采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!
采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!
单片机开发 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块,并调试得到正确仿真结果,然后将各个功能模块组合起来。最后作整体仿真、下载,得到实物。由于采用纯数字硬件设计制作,稳定性、可靠性远 ...
VHDL/FPGA/Verilog 采用Verilog HDL语言编写的数字频率计
采用Verilog HDL语言编写的数字频率计,被测波形分别为方波、三角波和正弦波;采用6个数码管显示结果,三档量程可调,工程价值很高,
其他行业 着重研究了水位、布量、水量和转速脉冲检测原理,给出了详细的水位检测、 重量检测电路。实践表明,系统硬件运行稳定,在进行模糊推理及神经网络学习时具有更快的速度
着重研究了水位、布量、水量和转速脉冲检测原理,给出了详细的水位检测、
重量检测电路。实践表明,系统硬件运行稳定,在进行模糊推理及神经网络学习时具有更快的速度
Linux/Unix编程 linux ups源程序代码关于ups 代码新颖 创新 可靠 稳定 开放 欢迎下载
linux ups源程序代码关于ups 代码新颖 创新
可靠 稳定 开放 欢迎下载
VHDL/FPGA/Verilog 有限状态机的并行编码,采用并行编码可以有效提高系统最高频率,次态时间充分被利用.
有限状态机的并行编码,采用并行编码可以有效提高系统最高频率,次态时间充分被利用.
matlab例程 用以计算迭代动力系统的Lyapunov指数.当此指数小于0时,系统是稳定的.
用以计算迭代动力系统的Lyapunov指数.当此指数小于0时,系统是稳定的.
单片机开发 这是马潮老师最新力做<<AVR单片机潜入式系统原理与应用实践>>中有关实现频率计的C程序,用CVAVR编译,对想熟悉和学习AVR单片机的朋友一定有用.注释详细,一看就懂.
这是马潮老师最新力做<<AVR单片机潜入式系统原理与应用实践>>中有关实现频率计的C程序,用CVAVR编译,对想熟悉和学习AVR单片机的朋友一定有用.注释详细,一看就懂.