搜索结果
找到约 3,534 项符合
集成复位 的查询结果
按分类筛选
电子书籍 这是涉及的集成运算放大器分析与设计
这是涉及的集成运算放大器分析与设计，通过书中的详细介绍我们可以全面了解_集成运算放大器。
电子政务应用 集成Windows 2000本地用户和组
集成Windows 2000本地用户和组，权限管理的用户数据基于Windows 2000本地计算机账号。 实现财政管理系统的权限管理应用程序框架，开发基于MMC的管理单元。项目主要难点及知识点概述¯ MMC应用程序的开发¯ ADSI应用程序的开发
微处理器开发 周立功的easyarm2200,包括ads集成开发环境及EASYJTAG仿真器的应用
周立功的easyarm2200,包括ads集成开发环境及EASYJTAG仿真器的应用
微处理器开发 周立功的easyarm2200,包括ads集成开发环境及EASYJTAG仿真器的应用
周立功的easyarm2200,包括ads集成开发环境及EASYJTAG仿真器的应用
单片机开发 IC卡操作软件:AT88SCl604芯片的操作模式有五种。它们是通过配PGM、RST、CLK等引脚信号及内部地址计数器(IAC)的状态组合来实现。 (1) 芯片复位操作： AT88SCl604有两种复
IC卡操作软件:AT88SCl604芯片的操作模式有五种。它们是通过配PGM、RST、CLK等引脚信号及内部地址计数器(IAC)的状态组合来实现。 (1) 芯片复位操作： AT88SCl604有两种复位方式:上电复位和控制复位。 上电复位： 上电复位是当芯片加电时的最初状态。上电复位属于芯片 内部复位。它将使芯片内部所有的隐含标志复位到"0"状态。 ...
VHDL/FPGA/Verilog 减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器计数使能控制（1：计数/0：停止计数）； updo ...
单片机开发 C8051F单片机是完全集成的混合信号系统级芯片（SoC）
C8051F单片机是完全集成的混合信号系统级芯片（SoC），具有与8051兼容的高速CIP-51内核，与MCS-51指令集完全兼容，片内集成了数据采集和控制系统中常用的模拟、数字外设及其他功能部件；内置FLASH程序存储器、内部RAM，大部分器件内部还有位于外部数据存储器空间的RAM，即XRAM。C8051F单片机具有片内调试电路，通过4脚的JTA ...
VHDL/FPGA/Verilog altera推出的基于它们fpga和cpld的构建嵌入式系统的新技术sopc的介绍。其集成在quartus II中
altera推出的基于它们fpga和cpld的构建嵌入式系统的新技术sopc的介绍。其集成在quartus II中
其他 该程序可以将自己的帮助文档集成到MSDN里。自己制作库的时候特别有用
该程序可以将自己的帮助文档集成到MSDN里。自己制作库的时候特别有用
人工智能/神经网络 用VC编制的集成的野人和八数码演示程序。其中野人程序用动态的效果演示
用VC编制的集成的野人和八数码演示程序。其中野人程序用动态的效果演示，并能设置进度。八数码程序能根据给出的源状态转换成目标状态。