搜索结果

找到约 319,572 项符合 阻的设计 的查询结果

其他嵌入式/单片机内容 130万CMOS数码相机的设计,主要是设计文档

130万CMOS数码相机的设计,主要是设计文档
https://www.eeworm.com/dl/687/151681.html
下载: 116
查看: 1034

DSP编程 数字滤波的设计:FIR滤波器,设计滤波器采样频率为600hz

数字滤波的设计:FIR滤波器,设计滤波器采样频率为600hz,截止频率200hz的高通滤波器
https://www.eeworm.com/dl/516/151688.html
下载: 190
查看: 1121

软件设计/软件工程 网络购物事务处理系统的设计与实现 网络购物事务处理系统的设计与实现

网络购物事务处理系统的设计与实现 网络购物事务处理系统的设计与实现
https://www.eeworm.com/dl/684/151759.html
下载: 127
查看: 1042

软件设计/软件工程 网上教务管理系统的设计与实现 网上教务管理系统的设计与实现

网上教务管理系统的设计与实现 网上教务管理系统的设计与实现
https://www.eeworm.com/dl/684/151761.html
下载: 199
查看: 1049

软件工程 酒店客房实时房态管理的设计与实 现现

酒店客房实时房态管理的设计与实 现现
https://www.eeworm.com/dl/540/151767.html
下载: 133
查看: 1026

其他 电力系统的设计图。能够帮助你完成电力系统的设计

电力系统的设计图。能够帮助你完成电力系统的设计
https://www.eeworm.com/dl/534/151786.html
下载: 135
查看: 1026

系统设计方案 一份ERP的详细的设计资料!也许你还在想ERP是什么!看看这个就知道了(企业资源计划)的简称.

一份ERP的详细的设计资料!也许你还在想ERP是什么!看看这个就知道了(企业资源计划)的简称.
https://www.eeworm.com/dl/678/152171.html
下载: 122
查看: 1051

文章/文档 Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方

Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
https://www.eeworm.com/dl/652/152316.html
下载: 71
查看: 1259

OA系统 权限系统以为业务逻辑提供服务为目标。这个系统的设计目的

权限系统以为业务逻辑提供服务为目标。这个系统的设计目的,是基于维护系统管理账户,提供系统管理角色的创建、权限调整、删除功能,提供系统管理账户的创建、角色指定、账户禁用等的需要。并提供系统操作权限--管理账户的合法性比对功能,从而实现对web信息系统的严格控制和访问。 基于springMVC ...
https://www.eeworm.com/dl/683/152470.html
下载: 168
查看: 1096

其他 射频RF读卡器的设计电路(印制板和原理图)

射频RF读卡器的设计电路(印制板和原理图)
https://www.eeworm.com/dl/534/152511.html
下载: 199
查看: 1148