搜索结果
找到约 87,542 项符合
闹铃程序 的查询结果
按分类筛选
VHDL/FPGA/Verilog 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。
实验平台：
1. 一台PC机；
2. MAX+PLUSII10.1。
Verilog HDL语言实现,还有完整的实验报告 ...
汇编语言 LED大屏幕显示系统
LED大屏幕显示系统，以AT89S52单片机为核心，由键盘显示、录放音模块、光电开关、温度采集、定时闹铃、LED大屏幕显示等功能模块组成。
单片机开发 电子闹钟 clk： 标准时钟信号
电子闹钟
clk： 标准时钟信号，本例中，其频率为4Hz；
clk_1k： 产生闹铃音、报时音的时钟信号，本例中其频率为1024Hz；
mode： 功能控制信号； 为0：计时功能；
为1：闹钟功能；
为2：手动校时功能；
turn： 接按键，在手动校时功能时，选择是调整小时，还是分钟；
若长时间按住该键，还可使秒信号清零，用于精确调时；
c ...
汇编语言 汇编语言实现数字钟功能
汇编语言实现数字钟功能，主要有时间、闹铃、秒表功能，课程设计，写的比较乱，希望耐心看
其他 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现 ...
单片机开发 1
1，时-分-秒（2位-2位-2位）显示
可通过键盘置入时间值。
2，可通过键盘置入日期值,在LED上从右向左滚动显示
年_月_日3次，如：
2008_01_20<-2008_01_20
日期值随时钟进位改变，可用按键调出当前日期值滚动显示。
3，实现每日闹铃功能，闹铃时间可用按键设置。闹铃时蜂鸣器响12秒，可用按键中断蜂鸣声音。
4，实现 ...
微处理器开发 用basic编写的基于8051单片机的电子钟源程序
用basic编写的基于8051单片机的电子钟源程序，可以设置时分妙，预置时间、闹铃等功能
VHDL/FPGA/Verilog vhdl实现时钟和闹钟功能
vhdl实现时钟和闹钟功能，此外还可以显示星期几，闹钟可以设置闹铃时间和报时。