搜索结果
找到约 324,056 项符合
锁相环PLL中的PFD功能实现 的查询结果
其他书籍 锁相环在频率调制与解调电路中的应用
锁相环在频率调制与解调电路中的应用，打开后是pdf格式
VHDL/FPGA/Verilog 数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比
数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。
其他书籍 这样做的目的是要说明的应用提供 电子系统设计师的必要工具 设计和评估锁相环（ PLL ）的 配置集成电路。
这样做的目的是要说明的应用提供
电子系统设计师的必要工具
设计和评估锁相环（ PLL ）的
配置集成电路。
其他书籍 小波变换在感应加热电源锁相环中的应用研究
小波变换在感应加热电源锁相环中的应用研究
matlab例程 基于matlab的锁相环（PLL）仿真源代码
基于matlab的锁相环（PLL）仿真源代码
技术资料 PLL锁相环
PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，实现转成高频 ...
技术资料 基于DSP28335的软件锁相环及其在PWM整流器中的应用
该文档为基于DSP28335的软件锁相环及其在PWM整流器中的应用概述文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
技术资料 锁相环中鉴相器的设计与仿真
该文档为锁相环中鉴相器的设计与仿真总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
学术论文 应用于十万门FPGA的全数字锁相环设计
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时， ...
学术论文 基于FPGA的全数字锁相环的设计
随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路，在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一... ...