搜索结果
找到约 15,740 项符合
锁相环电路 的查询结果
按分类筛选
系统设计方案 本文在说明全数字锁相环的基础上
本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并
给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。
其他 用于时钟恢复的全数字锁相环设计
用于时钟恢复的全数字锁相环设计，可以去掉时钟的抖动。
系统设计方案 一种基于锁相环的数字频率合成器的设计
一种基于锁相环的数字频率合成器的设计
单片机开发 c8051120锁相环
c8051120锁相环，定时器3的初始化和使用
系统设计方案 FPGA弹弓无线呼叫系统分发射和接收两大部分。发射部分采用锁相环式频率合成器技术
FPGA弹弓无线呼叫系统分发射和接收两大部分。发射部分采用锁相环式频率合成器技术
其他嵌入式/单片机内容 这是锁相环芯片MC145170程序
这是锁相环芯片MC145170程序，单片机是用at89s52的
系统设计方案 在总结前人提出的一些锁相环仿真模型的基础上
在总结前人提出的一些锁相环仿真模型的基础上，用Matlab语言构建了一种新的适用于全数字仿真模型。
VHDL/FPGA/Verilog 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单 ...
VHDL/FPGA/Verilog 一阶全数字锁相环VERLOGIC程序代码
一阶全数字锁相环VERLOGIC程序代码，调试通过。
其他 介绍了数字锁相环的3种设计方法
介绍了数字锁相环的3种设计方法，并对各自的工作原理做了详细分析。