搜索结果
找到约 7,320 项符合
钳位 的查询结果
其他嵌入式/单片机内容 ascii码到7位编解码（C语言源程序代码短信中用的到）
ascii码到7位编解码（C语言源程序代码短信中用的到）
数据结构 crc任意位生成多项式 任意位运算 自适应算法 循环冗余校验码(CRC
crc任意位生成多项式
任意位运算
自适应算法
循环冗余校验码(CRC，Cyclic Redundancy Code)是采用多项式的
编码方式，这种方法把要发送的数据看成是一个多项式的系数
，数据为bn-1bn-2…b1b0 (其中为0或1)，则其对应的多项式为：
bn-1Xn-1+bn-2Xn-2+…+b１X+b０
例如：数据“10010101”可以写为多项式
X７+X４+X２+1。
...
数据结构 通过用标志位来实现的顺序循环队列.用的是VC++实现的方法.包含了所有的源代码.
通过用标志位来实现的顺序循环队列.用的是VC++实现的方法.包含了所有的源代码.
嵌入式/单片机编程 通用ASK信号解码接收程序 1. 接收数据位数最多为40(5*8)位. 2. 由定时器对time进行渐增,在TCC中断程序中加入"INC TIME". 3. 宽脉冲最大允许时间和最小
通用ASK信号解码接收程序
1. 接收数据位数最多为40(5*8)位.
2. 由定时器对time进行渐增,在TCC中断程序中加入"INC TIME".
3. 宽脉冲最大允许时间和最小允许时间的计算方式:
脉冲允许时间=TCC 中断时间(us)*设定数据
4. 在接收到完整的数据后建立rx_data_ok标志.
5. 该子程序由主程序调用.
6. 数据格式:rx_data5 ...
加密解密 这是一个md5的杂凑算法,对于一般的文本和文件均可以进行运算,产生128位的杂凑值
这是一个md5的杂凑算法,对于一般的文本和文件均可以进行运算,产生128位的杂凑值
VHDL/FPGA/Verilog 节约资源型 8位*8位 运算VHDL代码
节约资源型 8位*8位 运算VHDL代码，采用串行运算，8 个时钟周期完成一次运算。QUARTUS下已验证
其他 leon2是一个源码开放的嵌入式32位处理器ip核,该文件是leon2-1.0.20-xst.tar的源代码
leon2是一个源码开放的嵌入式32位处理器ip核,该文件是leon2-1.0.20-xst.tar的源代码
VHDL/FPGA/Verilog 一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.
一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.
VHDL/FPGA/Verilog 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
压缩解压 2/3了FEC 编码/译码的一种算法,能纠正一位错误
2/3了FEC 编码/译码的一种算法,能纠正一位错误