搜索结果
找到约 19,088 项符合
鉴频器 的查询结果
按分类筛选
VHDL/FPGA/Verilog vhdl语言描述分频器
vhdl语言描述分频器，实现2、4、8、16……分频，经过实践
VHDL/FPGA/Verilog verilog分频器～时钟为50hmz
verilog分频器～时钟为50hmz，波特率采用9600bps～
中间件编程 使用verilog编写分频器
使用verilog编写分频器，包括奇分频和偶分频，可以进行任意奇偶分频
其他 任意整数分频器的vhdl源程序,放心使用. 无版权问题,欢迎copy.
任意整数分频器的vhdl源程序,放心使用.
无版权问题,欢迎copy.
VHDL/FPGA/Verilog 分频器
分频器，自己尝试编辑的，20和40分频，可以
嵌入式/单片机编程 基于fpga和sopc的用VHDL语言编写的EDA数控分频器
基于fpga和sopc的用VHDL语言编写的EDA数控分频器
单片机开发 FSK信号鉴频的程序.This program implements the function of finding out the largest and the second largest va
FSK信号鉴频的程序.This program implements the function of finding out the largest and the second largest values of the sequence of "in_buffer[10]"
VHDL/FPGA/Verilog 基于vhdl的数控分频器设计的源代码及仿真
基于vhdl的数控分频器设计的源代码及仿真
VHDL/FPGA/Verilog VHDL经典案例源码 有至少20个经典案例,如:自动售货机,分频器
VHDL经典案例源码
有至少20个经典案例,如:自动售货机,分频器
VHDL/FPGA/Verilog 一个简单的分频器代码,可以套用来作其他频率的分频
一个简单的分频器代码,可以套用来作其他频率的分频