搜索结果
找到约 1,385 项符合
里程计 的查询结果
VHDL/FPGA/Verilog ：频率计。具有4位显示
：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的
--高4位进行动态显示。小数点表示是千位，即KHz。
VHDL/FPGA/Verilog ——9999计数器模块 四输出 设计要求频率计为四段显示
——9999计数器模块 四输出
设计要求频率计为四段显示，故计数器采用0~~9999计数，可以很好的利用数码管，以及增加频率计的精确度。模块内包含俩个进程，一为计数进程，二为时基信号控制计数模块数据输出进程。
VHDL/FPGA/Verilog 控制模块是频率计的核心所在,具有如下所述功能： 对输入数据判断并输出档位信号； ——10KHZ最高位为1010
控制模块是频率计的核心所在,具有如下所述功能：
对输入数据判断并输出档位信号；
——10KHZ最高位为1010，换高档，最低位为0000，小数点不亮，表无信号；
——100KHZ最高位为1010，换高档，最高位为0000，换低档测试；
——1MHZ、10MHZ同100KHZ测试档。
针对不同的档位输出不同的时基信号；
——100ms时基信号，用于10KHZ ...
单片机开发 基于89S52和ADC0809设计的PH检测计
基于89S52和ADC0809设计的PH检测计
汇编语言 倒计电子时钟课程设计报告
倒计电子时钟课程设计报告，内含报告文档，连接电路图，框架图。
单片机开发 低频频率计 实例目的：学习定时器、计数器、中断应用 说明：选用24MHz的晶体
低频频率计
实例目的：学习定时器、计数器、中断应用
说明：选用24MHz的晶体，主频可达2MHz。用T1产生100us的时标，T0作信号脉冲计数器。假设晶体频率没有误差，而且稳定不变（实际上可达万分之一）；被测信号是周期性矩形波（正负脉冲宽度都不能小于0.5us），频率小于1MHz，大于1Hz。要求测量时标1S，测量精度为0.1％。 ...
VHDL/FPGA/Verilog 用VHDL实现频率计
用VHDL实现频率计，可测量输入脉冲的频率，并进行简单校正
单片机开发 四位液晶显示的频率计,可最大测大65KHZ
四位液晶显示的频率计,可最大测大65KHZ