搜索结果
找到约 5,700 项符合
逻辑器件 的查询结果
按分类筛选
- 全部分类
- 技术书籍 (171)
- 学术论文 (158)
- 电子书籍 (100)
- 技术资料 (55)
- 单片机编程 (38)
- 可编程逻辑 (34)
- VHDL/FPGA/Verilog (27)
- 教程资料 (24)
- 教程资料 (13)
- 其他 (13)
- VIP专区 (10)
- 单片机开发 (9)
- 系统设计方案 (8)
- 其他书籍 (7)
- FPGA (6)
- 电源技术 (6)
- 开发工具 (5)
- 模拟电子 (5)
- 嵌入式综合 (5)
- 嵌入式/单片机编程 (5)
- 文章/文档 (5)
- 电子书籍 (5)
- ALTERA FPGA开发软件 (4)
- PCB相关 (4)
- 精品软件 (4)
- DSP编程 (3)
- 软件设计/软件工程 (3)
- 书籍 (3)
- 其他文档 (2)
- 接口技术 (2)
- 其他嵌入式/单片机内容 (2)
- 文件格式 (2)
- 应用设计 (2)
- MAX+plusⅡ (1)
- 经验分享 (1)
- 行业应用文档 (1)
- Proe教程 (1)
- 传感与控制 (1)
- 实用工具 (1)
- 工控技术 (1)
- 视频教程 (1)
- 仿真技术 (1)
- EDA相关 (1)
- matlab例程 (1)
- 数学计算 (1)
- 通讯编程文档 (1)
- 压缩解压 (1)
- 软件工程 (1)
- 人物传记/成功经验 (1)
- 书籍源码 (1)
- 3G开发 (1)
- 电子技术 (1)
- 手册 (1)
- 笔记 (1)
- 其他 (1)
- 源码 (1)
- 教程 (1)
VIP专区 VIP专区-嵌入式/单片机编程源码精选合集系列（87）
VIP专区-嵌入式/单片机编程源码精选合集系列（87）资源包含以下内容：1. 在nios II DE2开发板上开发的实时时钟.2. 绝对好用的M64-SD卡MP3程序.3. 实现各种算数逻辑运算
根据输入的指令不同.4. 温度测控完整开发档案。包括原理图.5. 好记星的控件,包括button,list,对文件操作.6. FPGA/CPLD VHDL语言实现SPI.7. RS232-光纤的C ...
精品软件 MAX+PLUSII 10.230
Max+plusⅡ是Altera公司提供的FPGA/CPLD开发集成环境，Altera是世界上最大可编程逻辑器件的供应商之一。Max+plusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。在Max+plusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入 ...
FPGA 现场可编程逻辑门阵列器件 FPGA原理及应用设计
现场可编程逻辑门阵列器件 FPGA原理及应用设计
教程资料 常用数字逻辑功能都在CPLD器件上用VHDL语言实现
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点 ...
VHDL/FPGA/Verilog 可编程器件厂商Xilinx的手持式逻辑分析仪的逻辑设计
可编程器件厂商Xilinx的手持式逻辑分析仪的逻辑设计，包括完整的可用于Xlinx器件的硬件code，以及用来接口的C代码
其他嵌入式/单片机内容 这是用AHDL语言即abel语言编写的逻辑可编程器件原代码！供大家参考！
这是用AHDL语言即abel语言编写的逻辑可编程器件原代码！供大家参考！
单片机开发 TLC549是一种采用8位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、8位A/D转换器、数据寄存器以及控制逻辑电路。TLC549每25uS重复一次“输入—转换—输出”。器件有两个控制输
TLC549是一种采用8位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、8位A/D转换器、数据寄存器以及控制逻辑电路。TLC549每25uS重复一次“输入—转换—输出”。器件有两个控制输入：I/O CLOCK和片选（CS）。
内部系统时钟和I/O CLOCK可独立使用。应用电路的设计只需利用I/O时钟启动转换或读出转换结果。当CS为 ...
单片机开发 LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件
LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件有两个控制输入：DIN CLK和片选（CS）。
内部系统时钟和DIN CLK可独立使用。应用电路的设计只需利用时钟启动转换或读出转换结果。当CS为 ...
压缩解压 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输 ...
软件设计/软件工程 SOPC是Altera公司提出的一种灵活、高效的片上系统设计方案,它可以有选择地将处理器、存储器、I/O等系统设计需要的组件集成到一个PLD器件上。在SOPC设计中可方便地加入用户自定义逻辑。该文简要
SOPC是Altera公司提出的一种灵活、高效的片上系统设计方案,它可以有选择地将处理器、存储器、I/O等系统设计需要的组件集成到一个PLD器件上。在SOPC设计中可方便地加入用户自定义逻辑。该文简要介绍了SOPC设计架构,然后通过一个实例,详细介绍了嵌入式系统中SOPC设计的实现方法和效果。 ...