搜索结果
找到约 1,737 项符合
连续增减计数 的查询结果
磁盘编程 老外写的一个文件系统
老外写的一个文件系统，使用的是FatCache，不是对连续簇编组，如果需要帮助可与我联系
数据结构 由于简单模式匹配算法在一次字符比较失败后
由于简单模式匹配算法在一次字符比较失败后，简单的把模式串位置向前移动一个字符位置，这样就丢掉了前面字符匹配中得到的信息，效率差。所以就需要一种无回溯的算法来提高效率，这里使用KMP（Knuth-Morris-Pratt）算法。模式串前面的连续片断部分称“前缀模式”，前缀模式在模式串后部重复出现的情况可以用来避免重复进行 ...
其他 ADT串的实现:主要包括以下操作：§ copy(s1,s2)把串s1复制到s2 § concat(s,s1,s2)连接S1,S2
ADT串的实现:主要包括以下操作：§ copy(s1,s2)把串s1复制到s2 § concat(s,s1,s2)连接S1,S2，结果放在S中 § delete(s,i,j)将串s中从第i个字符开始的连续j个字符删除，如果i+j>s.len则一直删除到串尾 § insert(s,s1,i)将串S1插入串S的第i个字符后
DSP编程 篮球30秒计时器－数字逻辑 实现30秒倒计时
篮球30秒计时器－数字逻辑 实现30秒倒计时，暂停，继续计数，声光报警信号！
*行业应用 提供软件的一般用户管理系统 建立的表:以下表在建立时应该先加密码
提供软件的一般用户管理系统 建立的表:以下表在建立时应该先加密码，程序打开时才由程序传递密码。以 避免直接用工具可打开DB文件。 ① 用户资料表 用户ID： 用户登录时输入的用户名。 用户姓名： 用户的真实姓名。 密码： 用户密码（在存入前应该进行必要的加密） 权限： 用户级别。 有效期开始：该帐号从何时开始有效（下 ...
VHDL/FPGA/Verilog 减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器计数使能控制（1：计数/0：停止计数）； updo ...
Linux/Unix编程 本程序主要可以对一个c语言程序中的括号和注释情况进行检查
本程序主要可以对一个c语言程序中的括号和注释情况进行检查，可以快速地发现原程序 * 中隐含的语法匹配性错误，可以根据检查结果，对不匹配的括号进行修改，最快速度地将 * 程序修改正确。同时本程序也可以象wc程序一样对一个程序进行计数统计，得到一个文件 * 的行、单词、字节的统计结果。 ...
汇编语言 这是一个学生成绩管理系统
这是一个学生成绩管理系统，其中“I”表示插入，“L”表示浏览，“Q”表示查询， “E”表示退出，“D”表示删除，“M”表示修改,"c"表示统计各分数段人数,"p"表示打印. 本程序实现了： （1）单独运行以上各功能,即在进入主菜单以后，点一功能键后关闭，再进入主菜单 点别的功能键。如运行"cjgl"文件后,在出现的主界面中点“ ...
单片机开发 c8051f040 t3频率方波输出
c8051f040 t3频率方波输出，T4脉冲计数，T2计时例程
matlab例程 应用离散傅里叶变换DFT
应用离散傅里叶变换DFT，通过MATLAB实现对连续信号频谱分析，以满足理论分析和工程实际的需要。