搜索结果

找到约 27,879 项符合 过程控制 的查询结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下: 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。

采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下: 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道(ch1、ch2、ch3、ch4),每个通道配备100 Bytes的RAM,当存满数据后停止数据采集并且相应通道的状态位产生报警信号。 5.数据分为8 ...
https://www.eeworm.com/dl/663/405362.html
下载: 156
查看: 1189

并行计算 微粒群算法[PSO ] 是由Kennedy 和Eberhart等于1995 年开发的一种演化计算技术, 来源于对鸟群捕食过程的模拟。PSO同遗传算法类似

微粒群算法[PSO ] 是由Kennedy 和Eberhart等于1995 年开发的一种演化计算技术, 来源于对鸟群捕食过程的模拟。PSO同遗传算法类似,是一种基于叠代的优化工具,但与遗传算法使用遗传操作子进行优化不同,利用群体中各个体之间的“协作”与“竞争”关系,根据自身及其竞争者的飞行经验,调整自己的行为。同遗传算法比较,PSO的 ...
https://www.eeworm.com/dl/694/414991.html
下载: 92
查看: 1135

其他 坦克制作,坦克游戏制作过程

坦克制作,坦克游戏制作过程,包括键盘控制,目标寻找等等。
https://www.eeworm.com/dl/534/422967.html
下载: 185
查看: 1026

电子书籍 本文介绍了基于单片机的专用定时器的设计过程

本文介绍了基于单片机的专用定时器的设计过程,该定时器完成三组定时功能,第一组最大定时为99秒,第二、第三组最大定时都为99分99秒,每组定时器可同时受控制,也可单独受控制,且可调,显示器显示剩余时间;
https://www.eeworm.com/dl/cadence/ebook/425265.html
下载: 49
查看: 1097

单片机开发 本文详细介绍了我们为首届全国智能车大赛而准备的智能车系统方案。该 系统以Freescale16 位单片机MC9S12DG128 作为系统控制处理器

本文详细介绍了我们为首届全国智能车大赛而准备的智能车系统方案。该 系统以Freescale16 位单片机MC9S12DG128 作为系统控制处理器,采用基于的 摄像头的图像采样模块获取赛道图像信息,通过边缘检测方法提取赛道黑线, 求出小车与黑线间的位置偏差,采用PID 方式对舵机转向进行反馈控制。通过 自制的速度传感器实时获取小车 ...
https://www.eeworm.com/dl/648/436100.html
下载: 28
查看: 1040

VHDL/FPGA/Verilog FPGA实现模拟I2C协议的过程

FPGA实现模拟I2C协议的过程,包括三个模块,i2c_master_bit_ctrl.v完成位传输功能、i2c_master_byte_ctrl.v完成字节传输功能,i2c_master_top.v完成整个程序的控制功能,并提供给外部程序的接口。
https://www.eeworm.com/dl/663/443823.html
下载: 47
查看: 1062

系统设计方案 对LTE中的差错控制方法HARQ的类型和算法仿真进行了介绍

对LTE中的差错控制方法HARQ的类型和算法仿真进行了介绍,并对物理层的HARQ与上层的交互过程进行了介绍
https://www.eeworm.com/dl/678/446601.html
下载: 180
查看: 1033

VHDL/FPGA/Verilog 这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的

这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的,尤其在通信线路方面的复用和分解方面,原理上就是一个串并转换和并串转换的过程。举个简单的例子,计算机串口发送数据的过程,如果满足发送条件了,其实就是一个并串转换的过程了。好了,废话不说,看代码就是。 ...
https://www.eeworm.com/dl/663/450828.html
下载: 169
查看: 1067

软件工程 在JAVA的开发过程中

在JAVA的开发过程中,版本控制能有效地控制项目进程
https://www.eeworm.com/dl/540/454267.html
下载: 73
查看: 1047

VHDL/FPGA/Verilog 试设计一种彩灯控制器控制8盏灯。该彩灯控制器有4种自动切换的花样。第一种花样为彩灯从右到左

试设计一种彩灯控制器控制8盏灯。该彩灯控制器有4种自动切换的花样。第一种花样为彩灯从右到左,然后从左到右逐次点亮,全灭全亮;第二种花样为彩灯两边同时亮一个逐次向中间移动再散开;第三种花样为彩灯两边同时亮两个逐次向中间移动再散开;第四种花样为彩灯两边同时亮三个,然后四亮四灭,四灭四亮,最后一灭一亮。四个 ...
https://www.eeworm.com/dl/663/455752.html
下载: 146
查看: 1449