搜索:输出可调

找到约 10,000 项符合「输出可调」的查询结果

结果 10,000
按分类筛选
显示更多分类
https://www.eeworm.com/dl/663/373392.html VHDL/FPGA/Verilog

这是一个带声音的弹球小游戏

这是一个带声音的弹球小游戏,通过VGA口显示,通过扩展口JA的 pin4和 pin GND输出声音, BTN3 BTN2 控制挡板左右移动,弹球和挡板都自带动画效果
下载 30
·
查看 1122
https://www.eeworm.com/dl/654/387690.html 数据结构

创建一棵二叉排序树

创建一棵二叉排序树,并以括号表示法输出,然后判断它是否为一棵二叉排序树;采用递归和非递归两种方法查找关键字,删除关键字
下载 60
·
查看 1078
https://www.eeworm.com/dl/534/405516.html 其他

Protel 99SE格式 为目前自己手头一个项目

Protel 99SE格式 为目前自己手头一个项目,改造某解码器的电源。原来输入为220V,现在输入为12V,输出为3V和3.3V,电流分别为1A。
下载 102
·
查看 1053
https://www.eeworm.com/dl/686/439277.html VC书籍

1. 请检查下面的程序

1. 请检查下面的程序,找出其中的错误(先不要上机,在纸面上做人工检查),并改正之。然后上机调试,使之能正常运行。运行时从键盘输入时、分、秒的值,检查输出是否正确
下载 133
·
查看 1021
https://www.eeworm.com/dl/628/442470.html 编译器/解释器

1. 分析文法是否符合要求

1. 分析文法是否符合要求,适当消除左递归,提取左因子。 2. 分析新构造的产生式集合,构造预测分析表。实现LL(1)分析 3. 编写程序根据分析表输出结果---产生式的序列
下载 150
·
查看 1056
https://www.eeworm.com/dl/663/442481.html VHDL/FPGA/Verilog

光纤通信中的SDH数据帧解析及提取的VHDL实现源代码

光纤通信中的SDH数据帧解析及提取的VHDL实现源代码,共包含帧同步、E1及F1码流提取、DCC1码流提取、帧头开销串行输出四个主要模块
下载 79
·
查看 1106
https://www.eeworm.com/dl/644/459251.html 汇编语言

AT89S51的并行口P1接4×4矩阵键盘

AT89S51的并行口P1接4×4矩阵键盘,以P1.0-P1.3作输入线,以P1.4-P1.7作输出线;在数码管上显示每个按键的“0-F”序号。
下载 184
·
查看 1101
https://www.eeworm.com/dl/624/473875.html 串口编程

超级终端

超级终端,其实就一个输入输出设备,搞ARM的,这个东西可能再熟悉不过了,XP下就自带了一个,在 程序->附件->通讯工具->超级终端,可以看到。
下载 61
·
查看 1051
https://www.eeworm.com/dl/654/479223.html 数据结构

最近公共祖先问题 问题描述:给定一棵树

最近公共祖先问题 问题描述:给定一棵树,设计一个算法对于给定的两个结点返回他们的最近公共祖先 实验任务:对于给定的树和树中的结点对,输出最近公共祖先
下载 42
·
查看 1057
https://www.eeworm.com/dl/648/493790.html 单片机开发

用AT89S51的并行口P1接4×4矩阵键盘

用AT89S51的并行口P1接4×4矩阵键盘,以P1.0-P1.3作输入线,以P1.4-P1.7作输出线;在数码管上显示每个按键的“0-F”序号。
下载 24
·
查看 1174