搜索结果
找到约 25,944 项符合
软件锁相 的查询结果
按分类筛选
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定
PLL是数字锁相环设计源程序,
其中, Fi是输入频率(接收数据),
Fo(Q5)是本地输出频率.
目的是从输入数据中提取时钟信号(Q5),
其频率与数据速率一致,
时钟上升沿锁定在数据的上升和下降沿上；
顶层文件是PLL.GDF
VHDL/FPGA/Verilog 数控调频发射器的设计 开关式的锁相环BH1415的调频参考C程序
数控调频发射器的设计
开关式的锁相环BH1415的调频参考C程序
VHDL/FPGA/Verilog 主要是关于锁相环的环路滤波设计与计算
主要是关于锁相环的环路滤波设计与计算，非常经典的
通讯/手机编程 锁相环英文版,不错的教材 锁相环英文版,不错的教材
锁相环英文版,不错的教材 锁相环英文版,不错的教材
电子书籍 介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器
介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁
相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路的设计和实现方法，并给出了关键部件的VHDI 代码，最后用FPGA 予以实现。 ...
VHDL/FPGA/Verilog 模拟锁相环（apll）的一些simulink模型
模拟锁相环（apll）的一些simulink模型
通讯/手机编程 锁相环（非科斯塔斯环） 对波动频率进行锁定
锁相环（非科斯塔斯环） 对波动频率进行锁定，并且对信号进行解调。画图7个显示过程及参数
matlab例程 锁相环（PLL）simulink仿真
锁相环（PLL）simulink仿真，加深对PLL的理解
matlab例程 二阶锁相环 m 文件
二阶锁相环 m 文件，运行有图，应用广泛