提供《一个二阶锁相环的SIMULINK仿真模型》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 4 K），包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
pll_d0_fncd.err
40.2 KB
包内组件
2
FILE
carrier_timing.mdl
119.6 KB
包内组件
3
FILE
real_world.mat
1.26 MB
包内组件
4
FILE
vco_phase_noise.mdl
70.2 KB
包内组件
5
FILE
noise_inv_f.m
2 KB
包内组件
6
FILE
f_inv.mat
2.1 KB
包内组件
7
FILE
pll_d0_fncd.mdl
40 KB
包内组件
8
FILE
fractional_6.mdl
138.6 KB
包内组件
9
FILE
pll_d1.mdl
115 KB
包内组件
10
FILE
simple_pll_3.mdl
76.8 KB
包内组件
11
FILE
fractional_4.mdl
95.6 KB
包内组件
12
FILE
timing_recovery_1.mdl
183.3 KB
包内组件