搜索结果
找到约 7,889 项符合
跳跃进位 的查询结果
VHDL/FPGA/Verilog 这是用VHDL语言写的32位分频器的程序
这是用VHDL语言写的32位分频器的程序，可直接运行，看结果，欢迎使用。多指正，交流。
嵌入式/单片机编程 TLV2544-2548多通道12位串行A-D转换器的原理与应用
TLV2544-2548多通道12位串行A-D转换器的原理与应用
汇编语言 < Windows环境下32位汇编语言程序设计>>的全部例子的源代码,非常不错
< Windows环境下32位汇编语言程序设计>>的全部例子的源代码,非常不错，和大家一起共享。
文章/文档 Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方
Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序
Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序
Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
单片机开发 针对c8051十二位的AD转换c程序转换精度比较高
针对c8051十二位的AD转换c程序转换精度比较高
其他数据库 本程序可以用来统计保存在EXCEL表中高中各科考试成绩分析情况。 EXLS表的格式要求： 第一行为标题行：考号 学号 姓名 成绩 第一列：考号 060100101 前六位为文理科分类
本程序可以用来统计保存在EXCEL表中高中各科考试成绩分析情况。
EXLS表的格式要求：
第一行为标题行：考号 学号 姓名 成绩
第一列：考号 060100101 前六位为文理科分类，后二位是座位号
第二列：学号 班级＋序号
第三列：姓名 李兵
第四列：成绩 90
注意：（1）文件名最好为单科科目名称
（2） 本软件只统计第4列 ...
VHDL/FPGA/Verilog 16位高速加法器
16位高速加法器，采用verilog语言编写，已经成功仿真，能够运行
加密解密 这个程序用64位密码加密文件
这个程序用64位密码加密文件，只有拥有密钥才可以打开查看加密的文件
DSP编程 在ADI的TS系列DSP上编写的32位定点FIR滤波器的程序
在ADI的TS系列DSP上编写的32位定点FIR滤波器的程序
DSP编程 一个C54XX的FLASH烧写程序（将网友的8位烧写方式修改为16位方式
一个C54XX的FLASH烧写程序（将网友的8位烧写方式修改为16位方式，并实现.DAT文件加载），可以实C5410等系列DSP的BOOTLOAD功能。