搜索结果
找到约 15,532 项符合
超前进位加法器 的查询结果
按分类筛选
技术资料 经典IC设计电子书培训教程-数字IC系统设计1102页
经典IC设计电子书培训教程-数字IC系统设计1102页1.1 IC系统组成概述
IC系统是什么？ 对这个问题， 算法设计工程师、 架
构设计工程师、 电路设计工程师、 版图设计工程师会给
出不同的答案。
算法设计工程师说， IC系统是完成特定功能的硬
件。 架构设计工程师说， IC包括控制、 运算、 存储
部分。 电路设计工程 ...
技术资料 中文版-数字信号处理的FPGA实现(第4版)
1.1  数字信号处理技术概述  1.2  FPGA技术    1.2.1  按颗粒度分类    1.2.2  按技术分类    1.2.3  FPL的基准  1.3  DSP的技术要求  1.4  设计实现    1.4.1  FPGA的结构    1.4.2  Altera EP4CE115F29C ...
技术资料 [从零开始学数字电子技术].李建清.扫描版
按照结构清晰、层次分明的原则，本书可分为以下几部分：第一部分为数字电路基础篇。主要包括第一章。重点介绍了数字电路的一些基础知识，如数字电路与模拟电路的比较、数字电路的分类、数制与编码等，它们是分析和理解数字电路的基础。第二部分为逻辑门和组合逻辑电路篇。主要包括第二章、第三章。重点介绍了两个方面的内容 ...
VHDL/FPGA/Verilog 8位相 加乘法器
8位相 加乘法器，具有高速，占用资源较少的优点
VHDL/FPGA/Verilog fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器
fulladder.vhd 一位全加器
adder.vhd 四位全加器
multi4.vhd 四位并行乘法器
VHDL/FPGA/Verilog 8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器
8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4
即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。
2． ultiplier_quick_add_5
即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。
3 ...
加密解密 128位大整数运算源代码 源代码包含128位大整数的加减乘除、取模、乘幂、2进制和10进制转换等运算
128位大整数运算源代码
源代码包含128位大整数的加减乘除、取模、乘幂、2进制和10进制转换等运算，可用于大整数运算和加解密算法。
汇编语言 简单的计算器 1.键盘输入两个10进制数据（1到4位）
简单的计算器
1.键盘输入两个10进制数据（1到4位），选择实现加、减、乘、除运算，并选择以2进制、8进制、10进制、16进制方式输入。
要求：
程序界面尽量方便使用并简洁。
技术资料 基于51单片机步进电机控制系统Proteus仿真设计(源程序及仿真) 加减速 正反转
描述：本设计研究的是基于51单片机的步进电机控制系统。采用单片机AT89C51作为控制核心，通过五个按键控制步进电机的运行状态，即控制启停、正反转、加减速，并利用八位的数码管显示步进电机的速度等级。本设计的硬件部分主要由单片机、键盘控制模块、电机驱动模块、数码管显示模块以及电源模块五部分组成。仿真图： ...