搜索结果
找到约 15,532 项符合
超前进位加法器 的查询结果
按分类筛选
其他 EWB做的多功能数字钟 由振荡器输出稳定的高频脉冲信号作为时间基准
EWB做的多功能数字钟
由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“12翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒，
可发挥部分：使闹钟具有可整点报时与定时闹钟的功 ...
VHDL/FPGA/Verilog 基于CPLD的棋类比赛计时时钟,第一个CNT60实现秒钟计时功能
基于CPLD的棋类比赛计时时钟,第一个CNT60实现秒钟计时功能，第二个CNT60实现分钟的计时功能，CTT3完成两小时的计时功能。秒钟计时模块的进位端和开关K1相与提供分钟的计时模块使能，当秒种计时模块计时到59时向分种计时模块进位，同时自己清零。同理分种计时模块到59时向CTT3小时计时模块进位，到1小时59分59秒时，全部清零 ...
VHDL/FPGA/Verilog VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效
VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效，清零端为clrn,进位输出为co。
书籍源码 100个经典vhdl编程实例
100个经典vhdl编程实例，
第1例 带控制端口的加法器
第2例 无控制端口的加法器
第3例 乘法器
第4例 比较器
第5例 二路选择器
第6例 寄存器
第7例 移位寄存器
第8例 综合单元库
第9例 七值逻辑与基本数据类型
第10例 函数
第11例 七值逻辑线或分辨函数
第12例 转换函数
第13例 左移函数
第14例 七值逻辑程序包
第15例 四输入 ...
单片机开发 6段数码管分别显示
6段数码管分别显示，时，分，秒，四个按键，K1（P0.0），K2（P0.1），
K3（P0.2），K4（P0.3），四个按键用来调时间的，按下K1，所有位都清零显示，然后按下K2，秒在闪烁，继续按K2分闪烁，不段地按K2 秒--分--时切换着闪烁，在某位闪时按下K3相应位加一，确认调整，按K4，取消调整再按K1。在K1按下以后才有调时的功能，如 ...
数据结构 穷举密码算法 /在许多情况下我们需要穷举组合的算法
穷举密码算法
/在许多情况下我们需要穷举组合的算法，比如密码词典。
//这个算法的关键是密码下标进位的问题。
//另外本例子中的写文件语句效率比较低，为了降低算法复杂度没有优化。
//如果要提高写文件的效率，可以使用缓冲区，分批写入。 ...
软件设计/软件工程 10个VHDL程序实例
10个VHDL程序实例，包括加法器，全加器、函数发生器，选择器等。
VHDL/FPGA/Verilog 在硬體上將十進制轉二進制
在硬體上將十進制轉二進制，不需要使用加法器的運算方式，大大減少運算的時間。
VHDL/FPGA/Verilog 用quartusII编写的
用quartusII编写的，基于vhdl语言的按键加法器，从0到11，也可通过拨码开关控制，从11到0，加入了键盘防手抖。